UNIVERSIDADE FEDERAL DE SANTA MARIA CENTRO DE TECNOLOGIA PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

Maurício Mendes da Silva

ESTRATÉGIAS DE MODULAÇÃO PARA CONVERSORES MULTINÍVEIS COM CAPACITORES FLUTUANTES

Santa Maria, RS 2019

Maurício Mendes da Silva

ESTRATÉGIAS DE MODULAÇÃO PARA CONVERSORES MULTINÍVEIS COM CAPACITORES FLUTUANTES

Tese apresentada ao Curso de Doutorado do Programa de Pós-Graduação em Engenharia Elétrica, Área de Concentração em Processamento de Energia Elétrica, da Universidade Federal de Santa Maria (UFSM-RS), como requisito parcial para obtenção do grau de **Doutor em Engenharia Elétrica.**

Orientador: Prof. Ph.D. Humberto Pinheiro

Santa Maria, RS 2019 This study was financied in part by the Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brasil (CAPES) – Finance Code 001.

```
Silva, Mauricio Mendes da
Estratégias de Modulação Multiníveis para Conversores
de Capacitores Flutuantes / Mauricio Mendes da Silva.-
2019.
135 p.; 30 cm
Orientadora: Humberto Pinheiro
Tese (doutorado) - Universidade Federal de Santa
Maria, Centro de Tecnologia, Programa de Pós-Graduação em
Engenharia Elétrica, RS, 2019
1. Engenharia Elétrica 2. Energias Renováveis 3.
Eletrônica de Potência 4. Modulação 5. Conversores
Multiníveis I. Pinheiro, Humberto II. Título.
```

Sistema de geração automática de ficha catalográfica da UFSM. Dados fornecidos pelo autor(a). Sob supervisão da Direção da Divisão de Processos Técnicos da Biblioteca Central. Bibliotecária responsável Paula Schoenfeldt Patta CRB 10/1728.

Declaro, MAURICIO MENDES DA SILVA, para os devidos fins e sob as penas da lei, que a pesquisa constante neste trabalho de conclusão de curso (Tese) foi por mim elaborada e que as informações necessárias objeto de consulta em literatura e outras fontes estão devidamente referenciadas. Declaro, ainda, que este trabalho ou parte dele não foi apresentado anteriormente para obtenção de qualquer outro grau acadêmico, estando ciente de que a inveracidade da presente declaração poderá resultar na anulação da titulação pela Universidade, entre outras consequências legais.

© 2019

Todos os direitos autorais reservados a Mauricio Mendes da Silva. A produção de parte ou do todo deste trabalho só poderá ser feita com autorização por escrito do autor.

Endereço: Av. Roraima, nº 1000, Bairro Camobi, Santa Maria, RS, Brasil, CEP: 97105-900; Endereço Eletrônico: mmsengenharia@gmail.com. Mauricio Mendes da Silva

ESTRATÉGIAS DE MODULAÇÃO PARA CONVERSORES MULTINÍVEIS COM CAPACITORES FLUTUANTES

Tese apresentada ao Curso de Doutorado do Programa de Pós-Graduação em Engenharia Elétrica, Área de Concentração em Processamento de Energia Elétrica, da Universidade Federal de Santa Maria (UFSM-RS), como requisito parcial para obtenção do grau de Doutor em Engenharia Elétrica.

Aprovado em 30 de janeiro de 2019:

Humberto Pinheiro, Ph.D. (UFSM) (Presidente/Orientador) Fernanda de Morais Carniclutti, Dra. (UFSM)

Felipe Bovolini Grigoletto, Dr. (UNPAMPA)

higo Bernardes, Dr. (IFB) Videocon

1R Common Robinson Figueiredo de Camargo, Dr. (UFSM)

Santa Maria, RS, Brasil 2019

DEDICATÓRIA

Dedico este trabalho, para todas as pessoas que estiveram comigo, principalmente, pela ajuda em todos os momentos, fáceis e difíceis, pela compreensão nos momentos mais complicados, ao meu filho João Lucas Nunes Mendes.

AGRADECIMENTOS

Agradeço primeiramente ao grande arquiteto do universo.

Ao professor Humberto Pinheiro, pela sua orientação com compreensão e confiança, compartilhando suas ideias, críticas, reflexões e pelo grande conhecimento para que este trabalho fosse realizado com êxito.

Aos professores da Pós-Graduação pelos ensinamentos, em especial aos professores José Renes Pinheiro, Cassiano Rech, Robinson Figueiredo de Camargo, Hilton Gründling.

À Universidade Federal de Santa Maria, ao Programa de Pós-Graduação em Engenharia Elétrica e a coordenação do PPGEE por propiciar a oportunidade de acesso ao curso de pós-graduação de alta qualidade.

Ao Grupo de Eletrônica de Potência e Controle por fornecer um ambiente e recursos de trabalho que foram essenciais ao desenvolvimento deste trabalho.

À Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) pelo apoio financeiro.

Aos colegas da pós-graduação que se tornaram grandes amigos, Douglas Dotto de Oliveira, André Nicolini, Caio Osório, Celso Tischer, Gustavo Koch, Thieli Smidt Gabbi, Ademir Toebe, Antonio Andrade. Ao demais colegas e amigos do GEPOC, que deixei de citar, também expresso meus agradecimentos.

RESUMO

ESTRATÉGIAS DE MODULAÇÃO PARA CONVERSORES MULTINÍVEIS COM CAPACITORES FLUTUANTES

AUTOR: Mauricio Mendes da Silva ORIENTADOR: Humberto Pinheiro

Esta Tese de doutorado contribui para a modulação do conversor trifásico multinivel com capacitores flutuantes, para isso foram realizadas simulações para validar três algoritmos de modulação distintos. A primeira é uma modulação por deslocamento de fase. Para fazer a regulação de tensão dos capacitores flutuantes foi utilizada uma malha de controle proporcional que desloca a modulante fazendo com que o tempo de carga ou descarga num determinado capacitor seja alterado, desta forma, possibilitando controlar as tensões nos capacitores flutuantes. A segunda técnica de modulação foi baseada em uma modulação descontinua. Através de modulantes descontínuas que variam entre regiões de PWM e saturação. A alternância entre as modulantes propicia que a corrente média nos capacitores flutuantes se mantenha em torno de zero sem aumentar o número de comutações. Além disso, um controlador proporcional foi implementado para regular as tensões nos capacitores flutuantes. A principal vantagem desta técnica quando comparada com a modulação por deslocamento de fase é a redução da THD das tensões de linha. Em seguida, uma modulação baseada em space vector foi implementada. Nesta modulação foram criados diagramas para auxiliar a definição de sequências de chaveamento para os setores do espaço vetorial. Para cada setor foram criadas sete sequências, onde a primeira sequência é escolhida entre os vetores de forma que no final da sequência nenhum dos capacitores flutuantes carregou nem descarregou, mais duas sequências para cada capacitor flutuante. Estas duas sequências servem para regular a tensão em cada capacitor flutuante, uma delas carrega e a outra descarrega o capacitor flutuante, dessa forma é possível manter a tensões reguladas. Foi, então, realizada uma comparação entre as técnicas de modulação; inicialmente, foi tomado o cuidado para garantir a igualdade entre as modulações, como, por exemplo: usados os mesmos parâmetros de simulação e a mesma quantidade de comutações por período de amostragem. Assim, foram analisadas a eficiência das modulações pela THD e pelo fator de distorção de primeira ordem para as modulações abordadas neste trabalho.

Palavras-chave: Capacitor flutuante, conversor multinivel, modulação vetorial.

ABSTRACT

MODULATION STRATEGIES IN FLYING CAPACITOR MULTILEVEL CONVERTERS

AUTHOR: MAURICIO MENDES DA SILVA ADVISOR: HUMBERTO PINHEIRO

This Thesis contributes to the modulation of the multi-level three-phase converter with flying capacitors, for which simulations were performed to validate three different modulation algorithms. The first one is a phase shift modulation. In order to regulate the voltage of the flying capacitors, a proportional control loop was used that displaces the modulating one, causing the charging or discharging time in a given capacitor to be altered, thus making it possible to control the voltages in the flying capacitors. The second modulation technique was based on a discontinuous modulation. Through discontinuous modulators that vary between regions of PWM and saturation. It is proposed the alternation between the modulating signals that allows the average current in the flying capacitors to remain around zero without increasing the number of commutions. In addition, a proportional controller was implemented to regulate the voltages of the flying capacitors. The main advantage of this technique when compared to phase shift modulation is the reduce THD of line-to-line voltages. Then, a space vector modulation for FCC is proposed. In this modulation, diagrams were created to help definition of the switching sequences for the sectors of the vector space. For each sector, seven sequences were created, in which the first sequence is chosen among the vectors ina a way that at the end of the sequence none of the flying capacitors charged or discharged, plus two more sequences for each flying capacitor. These two sequences serve to regulate the voltage in each flying capacitor, one of them charging and the other discharging the flying capacitor, thus it is possible to maintain the regulated voltages. A fare comparison was then made between the modulation techniques. Initially, it was in order to take care to ensure equality between modulations, such as using the same simulation parameters and the same number of commutations per sampling period. Thus, the performance of the modulations by THD and the first order distortion factor for the modulations addressed in this work were analyzed.

Keywords: Multilevel converter, flying capacitor, space vector modulation.

LISTA DE FIGURAS

Figura 1.3	Exemplo de modulação com as portadoras com deslocamento de fase (<i>Phase Shift</i>)	30
Figura 1.2	Exemplo de modulação com as portadoras com deslocamento de fase	31
F' 10	(Phase Shift).	22
Figura 1.3 Γ^2	Modulação APOD com $n = 5$, $m_a = 1$, $f_p = 2$ KHZ.	33
Figura 1.4	Espectro de tensoes de fase (a) e de linna (b) para modulação APOD.	34
Figura 1.5	Modulação POD com $n = 7$, $m_a = 1$, $j_p = 2$ KHZ.	33
Figura 1.0	Espectro de tensoes de lase (a) e de linna (b) para modulação POD. Modulação DD com $n = 7$, $m = 1$, $f = 21$ /Hz	30 27
Figura 1.7	Modulação PD com $n = 7$, $m_a = 1$, $j_p = 2$ KHZ.	3/ 20
Figura 1.8	Espectro de tensoes de lase (a) e de linna (b) para modulação PD.	20 42
Figura 1.9	Exemplo de construção de uma PSS.	42
Figura 2.1	Conversor multimiver de capacitor futuante de tres nivers. Desiãos possíveis de un nom o ECC com (o) $V=0.0E$; (b) $V=E$; (o) $V=1.1E$	4/
Figura 2.2	Regiões possíveis de v_0 para o FCC com (a) $v=0.9E$; (b) $v=E$; (c) $v=1.1E$.	51
Figura 2.5	Sinais modulantes para o FCC.	51
Figura 2.4	Circuito de uma fase de um ECC de <i>n</i> níveis	54
Figura 2.5	L'égica de comparação que dá origem dos sinais de comando	57
Figure 3.2	Esqueme de controle DSM para ECC de três níveis	60
Figure 3.2	Esqueina de controle r Sivi para FCC de tres invers. Modulação DSM para FCC na fase q : (a) o single modulante e as duas	64
Figura 5.5	informação 1510 para FCC na fase u . (a) o sinal modulante e as tuas portadoras: (b) DWM de S. : (b) DWM de S. : (d) tenção DWM de fase e	04
	politadolas, (b) I wivi de S_{1a} , (b) I wivi de S_{2a} , (d) telisad I wivi de lase e	
Figura 3 /	(c) contente no capacitor i_{ca} e contente incula i_{ca} .	65
Figura 5.4	FC's.	05
Figura 3.5	Tensões nos capacitores flutuantes em regime permanente.	66
Figura 3.6	Correntes nos FC's em regime permanente em cinza e correntes médias em preto.	66
Figura 4.1	Circuito equivalente médio do FCC da modulação DM.	71
Figura 4.2	Impacto da tensão v_{ca} na operação do conversor FCC para $v_{ca} = \max(-c_1, -c_2)$	73
C	<i>c</i> ₂): (a) sinais modulantes e portadora; (b) PWM de S_{1a} ; (c) PWM de S_{2a} ; (d) tensão PWM de fase e (e) corrente no capacitor i_{ca} e corrente média	
	\bar{l}_{ca} .	
Figura 4.3	Impacto da tensão v_{ca} na operação do FCC para $v_{ca} = \min(-c_1, -c_2)$: (a) sinais modulantes e portadora; (b) PWM de S_{1a} ; (c) PWM de S_{2a} ; (d)	74
F' 4.4	tensao PWM de fase e (e) corrente no capacitor l_{ca} e corrente media l_{ca} .	70
Figura 4.4 Γ^{2}	Diagrama de estados para modulação descontinua.	/6
Figura 4.5	Modulação descontinua para FCC na fase a : (a) sinais modulantes e portadora; (b) PWM de S_{1a} ; (c) PWM de S_{2a} ; (d) tensão PWM de fase e	//
F' 4.6	(e) corrente no capacitor i_{ca} e corrente media i_{ca} .	70
Figura 4.6 Γ^{2}	Representação do esquema de controle para a fase <i>a</i> .	/8
Figura 4. /	Comportamento da DM em relação ao inicio de carga dos capacitores:	82
	(a), (b) e (c) sao as tensoes PWM de linha sintetizadas pelo conversor;	
F' 4.0	(d), (e) e (f) sao as tensoes nos capacitores flutuantes.	0.2
Figura 4.8	Comportamento das tensoes nos capacitores flutuantes em regime	83
F: 4.0	permanente.	0.2
Figura 4.9	correntes nos FC's em regime permanente em cinza e correntes médias em preto.	83

Figura 4.10	Implementação por HIL: Canal 1: tensão PWM de fase v_{ag} , índice de modulação m=0,9; Canal 2: tensão de fase v_{ag} ; Canal 4: corrente nominal na fase <i>a</i>	84
Figura 4.11	Implementação por HIL: Canal 1: tensão PWM de linha v_{ab} , índice de modulação m=0,9; Canal 2: corrente no capacitor C_a , Canal 3: corrente no capacitor C_b , Canal 4: tensão no capacitor v_{Ca} .	84
Figura 4.12	Implementação por HIL: Canal 1: tensão PWM de linha v_{ab} , índice de modulação m=0,9; Canal 2: corrente no capacitor C_a ; Canal 3: corrente no capacitor C_b ; Canal 4: tensão no capacitor v_{Ca} .	85
Figura 4.13	Implementação por HIL: degrau de carga de 6 Ω para 3 Ω . Canal 1: corrente no capacitor C_a ; Canal 2: corrente da fase <i>a</i> ; Canal 3: corrente da fase <i>b</i> ; Canal 4: corrente no capacitor C_b .	85
Figura 5.1	Diagrama do espaço vetorial em coordenadas $\alpha\beta$ para um conversor FCC de três níveis.	89
Figura 5.2	Primeiro sextante dividido em quatro setores.	90
Figura 5.3	Simbologia adotada para montar os diagramas de um par de comutações.	93
Figura 5.4	Diagrama UPC do primeiro sextante: (a) Setor I; (b) Setor II; (c) Setor III; (d) Setor IV.	94
Figura 5.5	Diagrama UPC do primeiro sextante: (a) Setor V; (b) Setor VI; (c) Setor VII; (d) Setor VIII.	95
Figura 5.6	Diagrama UPC do primeiro sextante: (a) Setor IX; (b) Setor X; (c) Setor XI; (d) Setor XII.	96
Figura 5.7	Diagrama UPC do primeiro sextante: (a) Setor XIII; (b) Setor XIV; (c) Setor XV; (d) Setor XVI.	97
Figura 5.8	Diagrama UPC do primeiro sextante: (a) Setor XVII; (b) Setor XVIII; (c) Setor XIX; (d) Setor XX.	98
Figura 5.9	Diagrama UPC do primeiro sextante: (a) Setor XXI; (b) Setor XXII; (c) Setor XXIII; (d) Setor XXIV.	99
Figura 5.10	Diagrama de blocos do algoritmo de modulação SVM.	109
Figura 5.11	As três primeiras curvas mostram as tensões de linha PWM sintetizadas pela modulação SVM, as três curvas de baixo mostram um caso de partida com capacitores flutuantes descarregados.	111
Figura 5.12	Comportamento das tensões nos capacitores flutuantes em regime permanente.	112
Figura 5.13	Correntes FC's em regime permanente em cinza e correntes médias preto.	112
Figura 6.1	Pulsos PWM de controle das chaves não barradas para modulação PSM.	117
Figura 6.2	Pulsos PWM de controle das chaves não barradas para modulação DM.	109
Figura 6.3	Pulsos PWM de controle das chaves não barradas para modulação SVM.	118
Figura 6.4	Transformada de Fourier para modulação PSM com $m=0,9$.	119
Figura 6.5	Transformada de Fourier para modulação PSM com $m=0,6$.	120
Figura 6.6	Transformada de Fourier para modulação PSM com $m=0,3$.	121
Figura 6.7	Transformada de Fourier para modulação DM com $m=0,9$.	122
Figura 6.8	Transformada de Fourier para modulação DM com $m=0,6$.	123
Figura 6.9	Transformada de Fourier para modulação DM com $m=0,3$.	124
Figura 6.10	Transformada de Fourier para modulação SVM com $m=0,9$.	125
Figura 6.11	Transformada de Fourier para modulação SVM com $m=0,6$.	126
Figura 6.12	Transformada de Fourier para modulação SVM com $m=0,3$.	127

LISTA DE TABELAS

Tabela 2.1	Estados das chaves do conversor FCC de três níveis.	53
Tabela 3.1	Parâmetros para a simulação da modulação PSM.	63
Tabela 4.1	Regiões de operação da fase a do FCC.	76
Tabela 4.2	Parâmetros do FCC para obter resultados de hardware in the loop.	82
Tabela 5.1	Estados de comutação disponíveis para um conversor FCC de três níveis	92
	com vetores redundantes, onde y são índices de comutação das chaves não	
	barradas e 1 a 64 e x são índices de tensões sintetizadas de saída de 1 a 24.	
Tabela 5.2	Sequências escolhidas para cada setor do primeiro sextante.	101
Tabela 5.3	Sequências escolhidas para cada setor do segundo sextante.	102
Tabela 5.4	Sequências escolhidas para cada setor do terceiro sextante.	103
Tabela 5.5	Sequências escolhidas para cada setor do quarto sextante.	104
Tabela 5.6	Sequências escolhidas para cada setor do quinto sextante.	105
Tabela 5.7	Sequências escolhidas para cada setor do sexto sextante.	106
Tabela 5.8	Tempos da sequência zero do Setor I ao IV.	108
Tabela 5.9	Parâmetros para a simulação da modulação SVM.	108
Tabela 6.1	Valores de THD de tensão de linha.	126
Tabela 6.2	Valores de DF1 de tensão de linha.	127

LISTA DE ABREVIATURAS E SIGLAS

Alternate phase opposition disposition
Corrente alternada
Corrente continua
Conversor em cascata H-bridge
Fator de distorção de primeira ordem
Modulação descontinua
Digital signal processing
Capacitor flutuante
Flying capacitor converter
Field programmable gate array
Gate turn-off thyristor
Fast Fourier Transformer
Hardware in the loop
Integrated gate-commutated thyristor
Model predictive control
Nearest three vectors
Eliminação seletiva de harmônicos
Space vector modulation
Phase disposition
Phase opposition disposition
Controle proporcional integral
Period match
Phase shift modulation
Estado de comutação privilegiado
Pulse width modulation
Por unidade
Distorção harmônica total
Valor de contagem do contador <i>up-down</i>
Under flow
Um par de comutações
Zero order hold

LISTA DE SÍMBOLOS

- γ Variável que representa o sentido da corrente de fase
- ε Erro de tensão no capacitor flutuante
- ω Velocidade angular em radianos por segundo
- abc Sistema de coordenadas referencial estacionário
- A_r Amplitude da referência ou modulante
- A_p Amplitude da portadora
- C_x Capacitor flutuante da fase $x = \{a, b, c\}$
- *E* Tensão CC do barramento
- f_{ch} Frequência de comutação
- f_{cutoff} Frequência de corte do filtro passa-baixa de saída do conversor
 - f_p Frequência da portadora
 - f_r Frequência da referência ou modulante
 - *m* Índice de modulação
 - m_a Índice de modulação de amplitude
 - m_f Índice de modulação de frequência
 - *n* Número de níveis do conversor
 - S_{xy} Chaves do conversor com $x = \{1, 2\}$ representa a posição chave no braço e $y = \{a, b, c\}$ representa cada braço do conversor
 - S_{xy} Chaves do conversor com $x = \{1, 2\}$ representa a posição chave no braço e $y = \{a, b, c\}$ representa cada braço do conversor
 - *k* Período de amostragem em tempo discreto
 - k_p Ganho proporcional sempre positivo
 - T_s Período de atualização da lei de controle
 - u_a Variável de controle da fase "a"
- *u_{aux}* Variável de controle auxiliar
- $v_{ag1} e v_{ag2}$ Sinais modulantes da fase "a"
- v_{ab} , v_{bc} e v_{ca} Tensões de linha de saída do conversor
- v_{ag} , v_{bg} e v_{cg} Tensões de fase de saída do conversor
- \bar{v}_{ag} , \bar{v}_{bg} e \bar{v}_{cg} Tensões de fase médias de saída do conversor
- v_{ag}^* , v_{bg}^* e v_{cg}^* Tensões de fase de referência
 - v_{Ca} Tensão no capacitor flutuante da fase "a"
 - $v^k\,$ Vetor de comutação com sob-índice $k\,$ que representa tensão sintetizada em R^2
 - v_R Vetor de comutação com sub-índice R que representa o estado de comutação das chaves
 - v_o Tensão de modo comum
 - $v_{\alpha} e v_{\beta}$ Tensões de referência em coordenadas $\alpha\beta 0$
 - v_{xeq} Variável de controle equivalente onde $x = \{a, b, c\}$ representa cada fase do conversor
 - V_{trixy} Sinal triangular das portadoras onde $x = \{1, 2\}$ representa cada portadora da modulação PSM e $y = \{a, b, c\}$ representam as fases do conversor
 - Z_x Impedância de saída do conversor com $x = \{a, b, c\}$ representa cada fase do conversor

SUMÁRIO

1	INTRODUÇÃO				
1.1	INTRODUÇÃO GERAL	25			
1.2	REVISÃO BIBLIOGRÁFICA	25			
1.2.1	Histórico das Estratégias de Modulação	25			
1.2.2	Estado da Arte	40			
1.3	OBJETIVOS	44			
1.4	ORGANIZAÇÃO DESTA TESE	45			
2	CONVERSORES DE CAPACITORES FLUTUANTES	47			
2.1	SINAIS MODULANTES PARA FCC	48			
2.2	PRINCÍPIO DE OPERAÇÃO DO FCC	53			
3	MODULAÇÃO <i>PHASE SHIFT</i> (PSM) PARA CONVERSORES DE				
	CAPACITORES FLUTUANTES	60			
3.1	ESTRATÉGIAS DE REGULAÇÃO DE TENSÃO DOS CAPACITORES FLUTUANTES	62			
3.2	RESULTADOS DE SIMULAÇÃO	63			
3.4	CONCLUSÕES	67			
4	MODULAÇÃO DESCONTÍNUA (DM) PARA CONVERSORES COM				
	CAPACITORES FLUTUANTES	71			
4.1	MODULAÇÃO GEOMÉTRICA DESCONTÍNUA	72			
4.2	CONTROLE DA TENSÃO NOS CAPACITORES FLUTUANTES	78			
4.3	RESULTADOS DE HARDWARE IN THE LOOP	82			
4.4	CONCLUSÕES	87			
5	MODULAÇÃO SPACE VECTOR (SVM) PARA CONVERSORES COM				
	CAPACITORES FLUTUANTES	88			
5.1	ESTRATÉGIA DE MODULAÇÃO VETORIAL	90			
5.2	DETERMINAÇÃO DAS SEQUENCIAS DE COMUTAÇÃO	93			
5.3	RESULTADOS DE SIMULAÇÃO	110			
5.4	CONCLUSÕES	113			
6	ANÁLISE DOS RESULTADOS COMPARATIVOS DAS				
	MODULAÇÕES PROPOSTAS	115			
6.1	TRANSFORMADA RÁPIDA DE FOURIER (FFT)	117			
6.2	DISTORÇÃO HARMÔNICA TOTAL (THD)	127			
6.3	FATOR DE DISTORÇÃO DE PRIMEIRA ORDEM	128			
6.4	CONCLUSÕES	130			
7	CONSIDERAÇÕES FINAIS	132			
7.1	CONCLUSÃO GERAL	132			
7.2	CONTRIBUIÇÕES DESTA TESE	133			
7.3	PROPOSTAS PARA TRABALHOS FUTUROS	133			
	REFERÊNCIAS	135			

1. INTRODUÇÃO

1.1 INTRODUÇÃO GERAL

Os conversores multiníveis vêm sendo largamente estudados e aplicados em sistemas de alta potência e tensão. Os principais motivos para o crescente interesse nessas estruturas são a qualidade das tensões de saída sintetizadas e a possibilidade da sua conexão em sistemas de tensão elevada, sem utilizar transformadores ou associar semicondutores em série. Os parâmetros de qualidade de um conversor multinivel, como perdas por chaveamento e conteúdo harmônico da tensão gerada, são altamente dependentes do método de modulação por largura de pulso (PWM) escolhido para sua operação (GUPTA et al., 2016). Sendo assim, é necessário optar pelo método que melhor se aplica à topologia escolhida e à aplicação.

Além disso, caso existam capacitores flutuantes (FC's) (que não são alimentados diretamente por uma fonte de tensão) na topologia em questão, o controle de suas tensões é extremamente dependente da técnica de modulação utilizada. Em alguns casos, é necessário utilizar mais de uma técnica de modulação para construção do modulador (CHIASSON; OZPINECI; TOLBERT; 2007), (LIAO; CORZINE; FERDOWSI, 2008).

1.2 REVISÃO BIBLIOGRÁFICA

Diversas estratégias de modulação têm sido desenvolvidas e analisadas para conversores multiníveis FCC com o intuito de diminuir o conteúdo harmônico das tensões sintetizadas de saída e regular as tensões nos capacitores flutuantes.

Nesta seção apresenta-se um breve histórico das modulações tradicionais que mais se adequam ao FCC e também o estado da arte para modulação e controle do FCC.

1.2.1) Histórico das Estratégias de Modulação

Em meados de 1992 o artigo (MEYNARD, T. A. et al.; 1992) propôs o primeiro conceito de grampeamento de tensão através de capacitores. Já em 1994 (HOCHGRAF, C. et al., 1994) compara inversores de 5 níveis aplicados a compensação de reativos. Porém, o FCC só foi patenteado em 1997, a documentação foi depositada em 1995 (RODRIGUES,

J. et al., 1997), nesta época a modulação utilizada era a mais simples possível pois o importante era que o FCC sintetizasse as tensões trifásicas.

Portanto, as técnicas de modulação utilizada para sintetizar as tensões do FCC podem ser destacadas:

a) Eliminação seletiva de harmônicas;

b) Modulação por largura de pulso senoidal;

c) Modulação space vector.

Nas próximas seções serão mostradas as características mais importantes das técnicas de modulação citadas.

1.2.1.1) Eliminação seletiva de harmônicas

A eliminação seletiva de harmônicos consiste em definir os instantes, ou ângulos de comutação, para que os harmônicos indesejados sejam minimizados. O método pode ser aplicado para um conversor com qualquer número de pulsos e níveis (DAHIDAH et al., 2008).

A eliminação seletiva de harmônicos por largura de pulso (SHE) foi desenvolvida principalmente para conversores de dois e três níveis, uma vez que as formas de onda sintetizada por esses conversores possuem maior distorção harmônica. Nesses conversores há somente uma célula o que facilita a resolução da equação que fornece os ângulos para o chaveamento. Além disso, a eliminação seletiva de harmônicos possibilita reduzir a frequência de chaveamento, que nos conversores de 2 e 3 níveis é elevada (DAHIDAH et al., 2008; SIRIROJ et al., 2000).

Na literatura há diversos algoritmos para resolução das equações não lineares que descrevem a eliminação seletiva de harmônicos. Esses algoritmos fazem uma abordagem ao método iterativo de Newton-Raphson (ALESINA et. al., 1981, HAGIWARA et al., 2011; TOLBERT et. al., 2005; PATEL et. al., 1974; JABR et. al., 2006; SIRIROJ et al., 2000). No entanto, esse método pode falhar levando a um mínimo local ao invés de um mínimo global da função objetivo.

Qualquer sinal periódico pode ser representado por uma soma de senóides e cossenoides, assim a forma de onda na saída de um conversor multinivel pode ser representada de forma genérica pela expansão em séries de Fourier através da equação (1.1).

$$V_{saida} = \sum_{k=1}^{\infty} a_k \cos(k\theta) + b_k \sin(k\theta)$$
(1.1)

Pode-se retirar os termos em a_k devido a simetria de meia onda e a equação de saída pode ser representada por (1.2).

$$V_{saida} = \sum_{k=1,3,5,\dots}^{\infty} b_k \sin(k\theta)$$
(1.2)

A expressão generalizada de b_k para qualquer número de pulsos e qualquer valor de fontes de tensão DC do conversor que seja fisicamente possível de ser implementada é dada por 1.3. Nessa equação o sinal de cada termo (±) é negativo se P_{M-1} é um número ímpar e positivo.

$$b_{k} = \frac{4V_{DC}}{k\pi} \left(V_{1} \sum_{i=1}^{P_{1}} (-1)^{i+1} \cos(ka_{i}) \pm V_{2} \sum_{i=P_{1}+1}^{P_{2}} (-1)^{i} \cos(ka_{i}) \pm \cdots \right)$$

$$\pm V_{M} \sum_{i=P_{M}+1}^{P_{M}} (-1)^{i} \cos(ka_{i}) \right)$$
(1.3)

Em que M é o número de células DC do conversor, P_M é o somatório do número de pulsos de ciclo em cada célula dado por (1.4).

$$P_1 = N_{p1}; P_2 = N_{p1} + N_{p2}; ...; P_M = [N_{p1} + N_{p2} + \dots + N_{pM}];$$
(1.4)

 N_P é o número de pulsos por quarto de ciclo de cada célula da forma de onda de saída no conversor, representado (1.5)

$$N_P = N_{p1} + N_{p2} + \dots + N_{pM}]; (1.4)$$

Em (DAHIDAH et al., 2008) foi proposto uma função objetivo que fornece os ângulos de chaveamento para a eliminação seletiva de harmônicos, que é definida pela equação (1.5).

$$f(\alpha_1, \alpha_2, \dots, \alpha_{N_P}) = \left(b_1 - \frac{M \cdot \pi \cdot m_i}{4}\right)^2 + b_3^2 + b_5^2 + \dots + b_k^2.$$
(1.5)

O índice de modulação, m_i , varia entre 0 e 1, e é dado pela equação (1.6) em que b_1 é a componente fundamental e V_{DC} é a entrada da fonte de tensão DC de cada célula do conversor.

$$m_i = \frac{b_1}{M.V_{DC}} \tag{1.6}$$

Substitui-se a equação (1.3) na equação (1.6) encontra-se a equação (1.7)

$$\frac{M.\pi.m_i}{4} = \left(V_1 \sum_{i=1}^{P_1} (-1)^{i+1} \cos(\alpha_i) \pm V_2 \sum_{i=P_1+1}^{P_2} (-1)^i \cos(\alpha_i) \pm \cdots \right)$$

$$\pm V_M \sum_{i=P_{M-1}+1}^{P_M} (-1)^i \cos(\alpha_i) \right).$$
(1.7)

Os ângulos de chaveamento são obtidos com a minimização da equação (1.5), sujeito a restrição (1.8), ou seja, zerando-se todos os termos quadráticos da equação (1.5) anula se as amplitudes dos harmônicos indesejados e a amplitude da fundamental varia de acordo com o índice de modulação desejado. Esses ângulos de chaveamento são gerados para diferentes pontos de operação e armazenados numa tabela para serem utilizados no modulador ou também podem ser interpolados dependendo do número de células do conversor e do índice de modulação a ser utilizado.

$$\left(0 < \alpha_1 < \alpha_2 < \dots < \alpha_N < \frac{\pi}{2}\right) \tag{1.8}$$

Estratégias de modulação com eliminação seletiva de harmônicas também foram propostas para números de níveis maiores que três (BHAGWAT, P. M., STEFANOVIC, V. R.), (LI, L.; CZARKOWSKI, D.; LIU, Y.; PILLAY, P.). Contudo, como os ângulos de comutação são calculados *off line* e armazenados em dispositivos de memória, a aplicação dessa estratégia para um maior número de níveis e com vários ângulos de comutação é limitada pela capacidade de armazenamento dos dispositivos de memória.

1.2.1.2) Modulação por largura de pulso

Essa seção trata da modulação por largura de pulso que tem sido muito citada na literatura para minimizar as harmônicas de baixa frequência e sintetizar a componente fundamental das tensões de saída. Para implementar essa técnica de modulação, é

necessário um sinal modulante e uma portadora que geralmente é uma forma de onda triangular. A comparação dessas duas formas de onda se dá no instante em que uma cruza pela outra é que dispara o comando de comutação das chaves do conversor utilizado (HOLTZ, 1992).

Sendo assim, a estratégia de modulação PWM foi primeiramente aplicada para conversores de dois níveis convencionais, porém, podem ser aplicadas também em conversores multiníveis, apenas adicionando mais portadoras dependendo do número de níveis utilizados. Assim, tem-se uma modulação PWM com múltiplas portadoras que são comparadas a um único sinal modulante, que podem ser distinguidas de duas formas: baseadas no deslocamento de fase das portadoras e baseadas na disposição das portadoras.

1.2.1.2.1) Modulação Phase Shift (PSM)

A modulação com as portadoras com deslocamento de fase emprega n - 1 portadoras, todas com a mesma amplitude e nível médio nulo. As portadoras são deslocadas entre si de $\frac{360}{(n-1)}$. Nessa modulação, os interruptores comutam durante todo tempo, não havendo intervalos, nos quais os interruptores permanecem mais de um período bloqueados (ou conduzindo). Essa característica proporciona a mesma qualidade na tensão de saída que as modulações anteriores, com resultados semelhantes em termos de THD. A filtragem da tensão de saída produzida com essa modulação se torna mais simples, pois as componentes harmônicas dominantes concentram-se em torno da frequência (n - 1) f_{Port} , elevando a ordem das componentes harmônicas na tensão de saída. Em contrapartida, o número de comutações é maior, elevando as perdas. Um exemplo de modulação com as portadoras com deslocamento de fase é visualizado na Figura 1.3.



Figura 1.1 – Exemplo de modulação com as portadoras com deslocamento de fase (*Phase Shift*).

Fonte Próprio autor.

Figura 1.2 – Exemplo de modulação com as portadoras com deslocamento de fase (*Phase Shift*).



Fonte Próprio autor.

Além disso, essa modulação apresenta ainda, tipicamente, uma distribuição de perdas equilibrada entre os semicondutores de potência. Essa característica é de grande importância para o projeto dos sistemas de refrigeração (que podem ser naturais, com ventilação forçada ou com circulação de fluídos), que são necessários para a dissipação do calor gerado na condução e na comutação dos interruptores.

1.2.1.2.2) Modulação com Portadoras Dispostas em Fase

A modulação com portadoras dispostas em fase é uma modulação em que todos os semicondutores são comutados em alta frequência. Os sinais de comando são obtidos através da comparação do sinal modulante com uma das portadoras. Se o valor do sinal modulante é maior do que o da respectiva portadora, o interruptor é mantido conduzindo e, se o valor do sinal modulante é inferior ao da portadora, o interruptor permanece bloqueado. Geralmente são empregadas portadoras triangulares, as quais são dispostas em fase, com amplitudes iguais, diferindo apenas no seu valor médio.

Essa estratégia de modulação foi descrita inicialmente para conversores multiníveis por (CARRARA et al., 1990), utilizando um conversor com n níveis, n - 1 portadoras com frequência f_p e amplitude A_p e sinais modulantes de amplitude A_r e frequência f_r , centralizado no conjunto de portadoras. Quando o sinal modulante é maior que o valor de uma portadora, então a chave correspondente a essa portadora é acionada. Por outro lado, quando o sinal modulante é menor do que o da portadora, a chave correspondente a essa portadora é bloqueada.

Considerando isso, o índice de modulação de amplitude (m_a) pode ser calculado da seguinte forma:

$$m_a = \frac{A_r}{(n-1)A_p}.$$
(1.3)

E o índice de modulação de frequência m_f pode ser calculado como:

$$m_f = \frac{f_p}{f_r}.$$
(1.4)

A literatura trata de três formas de disposição das portadoras, que podem ser vistas em (CARRARA et al., 1990):

i) disposição por oposição de fases alternadas (APOD - Alternate Phase Opposition Disposition);

- ii) disposição em oposição de fases (POD Phase Opposition Disposition);
- iii) por disposição de fase (PD Phase Disposition).

i) APOD - Alternate Phase Opposition Disposition: cada uma das n - 1 portadoras está deslocada em 180° das portadoras subsequentes. A Figura 1.3 mostra o sinal modulante e as portadoras dispostas em oposição de fases alternadas para um conversor de três níveis, com $m_a = 1$ e $m_f = 100$.

As harmônicas mais significativas estão localizadas em bandas laterais em torno da frequência da portadora f_p e garantem simetria de quarto de onda para valores pares de m_f , resultando somente em harmônicos ímpares, como visto em (CALAIS; BORLE; AGELIDIS, 2001).

Figura 1.3 – Modulação APOD com n = 5, $m_a = 1$, $f_p = 2$ kHz.



Fonte Próprio autor.



Figura 1.4 – Espectro de tensões de fase (a) e de linha (b) para modulação APOD.

Fonte Próprio autor.

ii) POD - *Phase Opposition Disposition*: todas as portadoras acima de zero estão em fase, mas estão deslocadas em 180° de todas as portadoras que estão abaixo do nível zero, conforme a Figura 1.5. As harmônicas mais significativas estão localizadas em torno da frequência da portadora, tanto para a tensão de fase quanto para a tensão de linha. Essa estratégia de modulação POD também garante simetria de quarto de onda para valores pares de *m_f* como pode ser visto em (CALAIS; BORLE; AGELIDIS, 2001).



Figura 1.5 – Modulação POD com n = 7, $m_a = 1$, $f_p = 2$ kHz.

Fonte Próprio autor.



Figura 1.6 – Espectro de tensões de fase (a) e de linha (b) para modulação POD. (a)

Próprio autor.

iii) PD - *Phase Disposition*: nesse método, todas as portadoras estão dispostas com a mesma fase, como visto na Figura 1.7. Essa modulação PD garante somente harmônicas ímpares para valores ímpares de m_f como visto em (CALAIS; BORLE; AGELIDIS, 2001). O método PD também elimina as ondulações de baixa frequência das tensões dos capacitores do barramento CC. Para isso, esse método utiliza quatro portadoras, como em técnicas PWM do tipo PD, e a decomposição dos sinais modulantes. Além disso, a
estratégia pode ser facilmente estendida para conversores com capacitor flutuante com um maior número de níveis, bem como implementada em processadores de sinais disponíveis comercialmente, sem a necessidade de hardware adicional.



Fonte Próprio autor.



Figura 1.8 – Espectro de tensões de fase (a) e de linha (b) para modulação PD. (a)

Fonte Próprio autor.

1.2.1.3) Modulação space vector

A Modulação Vetorial Espacial (Space Vector Modulation – SVM) baseia-se na determinação dos períodos em que os interruptores do conversor permanecem nos estados "*on*" e "*off*" em função da posição instantânea do vetor espacial. Para realizar tal modulação, é necessária uma referência trifásica, que pode ser obtida de um sinal de tensão,

ou corrente, no controle do processo. Além disso, a modulação SVM pode ser implementada em microprocessadores (Celanovic e Boroyevich, 2001; XU, P. et al, 2017). Porém, com elevado número de níveis, será necessário usar hardware adicional.

Posteriormente, ela também foi aplicada em conversores CA-CA trifásicos (Huber e Boroyevich, 1995; Casadei et. al., 2002) e monofásicos com três braços (Pinheiro et al., 2000), em inversores trifásicos com quatro braços (Zhang et. al., 1997) e em inversores trifásicos três níveis (Rojas et. al., 1995). Assim, cinco etapas podem ser identificadas na implementação de uma modulação do tipo SVM para inversores de tensão (Camargo et al., 2002):

i. definição dos possíveis vetores de comutação no espaço das tensões de saída do inversor;

ii. identificação dos planos de separação dos setores no espaço das tensões de saída do inversor;

iii. identificação dos planos limites no espaço das tensões de saída do inversor;

iv. obtenção das matrizes de decomposição;

v. definição da sequência de comutação.

Na primeira etapa, é possível incluir uma transformação no espaço das tensões de saída do inversor para simplificar a sua representação. Por outro lado, os planos de separação da segunda etapa podem ser utilizados no algoritmo de identificação do setor, onde o vetor das tensões de saída do conversor, a ser implementado, encontra-se. Já na terceira etapa, Os planos limites definem se um determinado vetor de tensão poderá ser implementado pelo conversor, e, em caso afirmativo, as matrizes de decomposição, da quarta etapa, possibilitam obter a duração de cada vetor de comutação em um período de comutação.

Dentre as principais vantagens da utilização da SVM destacam-se a redução do número de comutações dos interruptores, diminuindo, assim, o conteúdo harmônico na saída do conversor, possibilidade de modulação senoidal, baixa distorção harmônica, utilização de equações algébricas para o cálculo dos períodos de chaveamento (SILVA, M. M. et al., 2017) a saída do conversor apresenta uma modulação trifásica e equilibrada, entre outras.

1.2.2) Estado da Arte

Atualmente as técnicas de modulação para conversores com capacitores flutuantes está muito bem consolidada na academia pela quantidade de artigos publicados. Estas técnicas foram amplamente trabalhadas para o FCC e observa-se que muitos autores já têm dedicado trabalhos relacionados a conversores que utilizam as vantagens de capacitores flutuantes nas suas topologias, assim, propondo novas topologias e com isso surge a necessidade de modulações para elas.

Muitas modulações baseadas em *space vector* estão dedicadas a buscar solução para o problema de alto custo computacional desta técnica aliado à necessidade de se ter uma adequada sequência de vetores para cada período de operação do conversor. A busca de ferramentas matemáticas para escolha destas sequencias tem sido uma das linhas de pesquisa de muitos autores.

Em (AMINI, J et al, 2017) percebe-se outro caso de modulação baseada em vetores. Essa modulação se baseia em atribuir pesos de (-1, 0, 1) aos terminais das chaves, que, em pares, são responsáveis pelo grampeamento de um capacitor flutuante. Nesse caso, esse par de chaves é chamado de célula. Portanto, a chave está na posição "1" quando a fonte da célula participa na construção da forma de onda de saída positivamente (adiciona ao nível da tensão de saída) e está na posição "0" quando a fonte da célula é ignorada e não participa na construção da forma de onda de saída. O terminal de comutação com "-1" é concebido para representar a situação quando a célula contribui para a tensão de saída ao gerar uma tensão negativa. O nível de tensão de saída é a soma dos pesos expressa da seguinte forma:

$$V_o = \sum_{n=1}^{N} S_n (E_n),$$
(1.5)

em que S_n é o estado da rede de comutação da célula N, que pode ser 1, 0 e -1 de acordo com as chaves associadas, e E_n é a amplitude da fonte CC ou do capacitor flutuante e o peso celular da *n*-ésima célula, respectivamente. Quando a *n*-ésima chave está desligada, a tensão sobre ela é igual a VS_n , e quando está ligada, a tensão sobre ela é igual a zero. Esse fato revela que a tensão de saída pode ser calculada como segue:

$$V_o = \sum_{n=1}^{N} (1 - S_n) V S_n.$$
(1.6)

nessa equação, S_n é 1 se a *n*-ésima chave estiver ligada, e 0 quando estiver desligada.

O peso de cada chave é definido da seguinte forma:

$$SW_n = \frac{VS_n}{V_{st}},\tag{1.7}$$

Em que V_{st} é a tensão de saída a ser sintetizada.

]

A escolha do vetor é então realizada por uma função conhecida como *knapsack*, dada por

minimize
$$Z = \sum_{p=1}^{P} \sum_{n=1}^{N} |CR_{(p,n)} - SW_{(p,n)}|,$$
 (1.8)

em que CR é o valor de referência de cada nível de tensão a ser sintetizado e p representa o número de níveis existentes.

Para regular as tensões nos capacitores flutuantes, o algoritmo se baseia em estados de comutação privilegiado (PSS). Assim, leva em conta se os capacitores flutuantes precisam carregar ou descarregar e qual deles está com maior erro de tensão. Com o cálculo de PSS em cada período, o algoritmo procura montar a melhor sequência de comutação com base em uma tabela de estados, dada por

$$\begin{cases}
1 + 1 = 1 \\
1 + x = 1 \\
0 + 0 = 0 \\
0 + x = 0' \\
x + x = x \\
1 + 0 = x
\end{cases}$$
(1.9)

em que o estado x é quando a sequência não irá afetar nenhum dos capacitores flutuantes, nem positivamente, nem negativamente.

Para construir a sequência de comutação de uma fase, ou de todos, os FC's dessa fase têm de se fundir. A Figura 1.6 mostra que todos os interruptores exceto o primeiro e o último membro da PSS estão envolvidos na determinação do estado de carga de dois FC's adjacentes (AMINI, J. et al, 2014). Desde que os estados de cada uma das chaves afetem as tensões de dois condensadores adjacentes, os bits duplos do estado de carregamento têm de se sobrepor no processo de fusão para determinar o estado real das chaves. Portanto, algumas regras devem ser consideradas. Se ambos os bits têm valores idênticos, o bit resultante tem o mesmo valor. Quando um dos bits tem "x" não há diferença em atribuir-lhe "0" ou "1", como resultado, o valor do bit resultante será igual ao anterior. Se dois bits sobrepostos tiverem valores adversos, a resultante será um bit "x". Essa situação ocorre quando ambos os capacitores adjacentes precisam dos mesmos estados de carga.

0 C_{N-1} + Х Х C_3 0 + C_2 + 1 0 C_1 0 Х 0 PSS S_2 S_N S_3 S_1

Figura 1.9 – Exemplo de construção de uma PSS.

Fonte Próprio autor.

Essa modulação pode ser aplicada com qualquer número de níveis, porém, não considera condições, como, a quantidade de comutações que serão efetuadas nas sequências.

Alguns autores têm utilizado um recurso de otimização de escolha de vetores chamado *model predictive control* (MPC) como em (Antoniewicz, K. et al, 2016) e (Silva, M. et al, 2018). Como o FCC é um conversor que apresenta um grande número de vetores redundantes, a escolha do melhor vetor para ser implementado em cada período é muito importante e, portanto, o MPC é uma ferramenta matemática que auxilia nesta escolha. Em Antoniewicz, K. et al (2016), o autor apresenta uma topologia de filtro ativo shunt com um FCC de três níveis e quatro fios, que usa o modelo discreto do filtro ativo shunt, como MPC

$$i_{pre,jm(k+1)} = \frac{T_s}{L_g} \left[U_{dc} \left(S_j - S_m \right) - \left(u_{\text{PCC}j(k+1)} - u_{\text{PCC}m(k+1)} \right) \right] +$$

$$[i_{Ci(k)} - i_{Cm(k)}],$$
(1.10)

em que *j* e *m* são índices que representam as fases (a,b,c) quando $(j \neq m)$, i_{pre} é a corrente de predição, i_c é a corrente do FC, U_{dc} é a tensão do CF e u_{PCC} é a ação de controle dada no ponto de conexão com a rede.

A cada instante de tempo, o algoritmo analisa e separa os vetores possíveis e faz a seleção daquele que é melhor para as condições desejadas. Como essa topologia tem três níveis e quatro fios, tem-se $4^4 = 256$ possibilidades de vetores. Então, uma função custo é criada para escolher o melhor vetor para cada período de amostragem. Para cada comutação, as correntes de compensação previstas $i_{pre,jm}$ e $i_{pre,jn}$ são comparadas com

suas referências, e respectivos erros como os fatores de ponderação adequados ω_{f1} e ω_{f2} são resumidos na função de custo da seguinte forma

$$\min(J(S_{abcn(k+1)})) = \omega_{f1} \sum_{j=abc} \operatorname{abs}(i_{Cref,jn(k+1)} - i_{pre,jn(k+1)}) + \omega_{f2} \sum_{j,m=abcn} \operatorname{abs}(i_{Cref,jm(k+1)} - i_{pre,jm(k+1)})$$

$$(1.11)$$

Ou seja, o vetor que minimize a função custo $J(S_{\min(k+1)})$ será o escolhido, porque será o que dará a melhor resposta para as condições impostas pelo MPC.

Artigos mais atuais estão dedicados em obter melhorias cada vez mais específicas de eficiência dos FC's como em (ATIF IQBAL et al., 2019) que retorna à utilização de uma modulação com disposição de portadoras aliada a um algoritmo SHE que faz o deslocamento de fase destas portadoras para reduzir o número de comutações, melhorar a eficiência e manter as tensões dos FC's equilibradas. A tensão multinivel pode ser expressa em (1.12). Onde, F(x,y) denota uma função de Bessel de primeira ordem com três termos: i) um termo que dá a amplitude da fundamental; ii) um termo (para m=0), que dá a amplitude das múltiplas harmónicas da frequência modulante e iii) um termo (para n=0), dá a amplitude dos harmónicos da frequência portadora e múltiplos.

$$F(x, y) = \frac{1}{2}A_{00} + \sum_{n=1}^{\infty} [A_{0n} \cos ny + B_{0n} \sin ny] + \sum_{m=1}^{\infty} [A_{m0} \cos mx + B_{m0} \sin my] + \sum_{\substack{m=1 \ n\neq 0}}^{\infty} [A_{mn} \cos(mx + (1.12) + B_{mn} \sin(mx + ny)]].$$

Outro trabalho que busca utilizar o FCC em melhoria de aplicações que mostra em (IMTHIAS, M. et al., 2020) um esquema de geração de vetores de espaço de voltagem dodecagonal multinivel para aplicações de inversores de velocidade variável com operação de ligação simples requer um grande valor de capacitância para filtros em conversores cascata H-bridge (CHB), quando operados em velocidades mais baixas. Em esquemas existentes, os filtros multinivel a estrutura dodecagonal é obtida através da cascata de um FCC com um CHB. Neste artigo, um novo esquema para minimizar o requisito de capacitância para a operação a toda a velocidade através da criação de redundâncias vetoriais utilizando CHB's modulares e de igual tensão. Além disso, um algoritmo foi

desenvolvido para otimizar a seleção de redundâncias vetoriais entre os CHB's a fim de minimizar a ondulação nos capacitores flutuantes. O algoritmo proposto considera as tensões instantâneas do capacitor e as correntes de fase para uma ótima seleção de redundâncias vetoriais.

Em (ABDELHAKIM, A. et al., 2019) utiliza um FCC com um boost integrado e propõem um conversor *single-stage dc-ac* e estende para três níveis de operação.

1.3 OBJETIVOS

O objetivo desta Tese é o estudo de estratégias de modulações para conversor multinivel *Flying Capacitor* (FCC). Para tanto, esse trabalho se divide em dois grupos distintos de modulações, o primeiro grupo a ser estudado será aquele em que as modulações são baseadas em portadoras e, por sua vez, o segundo grupo de modulações não baseadas em portadoras.

Portanto, os objetivos desta Tese serão os seguintes:

- Apresentar o conversor multinivel FCC de três níveis e n níveis e seu modelo matemático;
- Estudo das técnicas de modulação mais adequadas aos conversores multiníveis e em especial ao conversor FCC;
- Apresentar a modulação por deslocamento de fase, ou *phase shift modulation* (PSM) e propor um algoritmo para regular as tensões nos capacitores flutuantes para o FC;
- Apresentar a modulação descontínua (DM) e propor um controle em malha fechada de regulação das tensões dos capacitores flutuantes aplicada ao FCC;
- Apresentar a modulação space vector (SVM) e propor um algoritmo de modulação. Desenvolver uma metodologia de escolha dos vetores redundantes para montagem das sequências vetoriais. Obter sequências de vetores que regulem as tensões nos capacitores flutuantes, utilizando os três vetores mais próximos;
- Validar os algoritmos de regulação das tensões dos capacitores flutuantes para as modulações apresentadas por resultados de simulação computacional e/ou de hardware in the loop;
- Comparar das estratégias as estratégias de modulação propostas das três técnicas apresentadas utilizando parâmetros de eficiência.

1.4 ORGANIZAÇÃO DESTA TESE

Os capítulos desta Tese estão organizados da seguinte forma:

O Capítulo 1 apresenta a motivação e os objetivos desse trabalho, além de uma revisão bibliográfica sobre as técnicas de modulação mais utilizadas para conversores multiníveis.

Para o Capítulo 2, é apresentado o conversor multinivel com capacitores flutuantes que é o tema desta Tese.

No Capítulo 3, é utilizada a modulação *phase shift* para conversor multinivel com capacitor flutuante, que é uma estratégia simples com um controlador de fácil implementação e baseada em portadora.

No Capítulo 4, é mostrado a modulação descontínua que utiliza um controle discreto para regular as tensões nos capacitores flutuantes.

Já o Capítulo 5 apresenta um esquema de modulação *space vector* em que os vetores são escolhidos previamente.

No Capítulo 6, é mostrado os resultados de comparação entre as modulações abordadas na Tese.

Por fim, o Capítulo 7 reporta as considerações finais e as sugestões para trabalhos futuros.

2. CONVERSORES DE CAPACITORES FLUTUANTES

Na literatura, o conversor multinivel com capacitores de grampeamento também é conhecido como conversor com capacitores flutuantes (*Flying Capacitor Converter* – FCC) (STILLWEL, A. et al., 2018; LIAO, J. et al., 2018), ou conversor multinivel de células imbricadas (*Imbricated Cells Multilevel Converter*) (MCGRATH, B. P et al., 2007). Sua estrutura básica para um braço de um conversor de *n* níveis é composta por: *n*-1 capacitores de barramento CC, *n*-1 células de interruptores, em que cada célula é composta por um par de transistores e *n*-2 capacitores flutuantes. A quantidade de capacitores flutuantes cresce exponencialmente com o número de níveis sintetizados pelo conversor, se forem utilizados capacitores com especificação de tensão igual a dos interruptores.

Com relação aos conversores de capacitores flutuantes, a Figura 2.1 apresenta o inversor trifásico com grampeamento das tensões nas chaves através de capacitores na configuração de três níveis. Quando comparada com a topologia que realiza o grampeamento através de diodos, a estrutura com grampeamento capacitivo tem como vantagem o fato de realizar o grampeamento da tensão em todos os interruptores de forma direta (MEYNARD; FOCH, 1992; MCGRATH; HOLMES, 2001), evitando a sobre tensão nos interruptores internos. Uma das vantagens mais importantes dessa topologia é dispensar o uso de diodos e controlar o fluxo de potência ativa e reativa, através de vetores redundantes nas tensões aplicadas (KRISHNA, SURESH, 2016). Essa virtude se torna uma desvantagem em relação ao número de capacitores necessários para realizar tal grampeamento, pois quando o número de capacitores de grampeamento aumenta se torna difícil controlar o seu nível de tensão (GUPTA et al., 2016; KRISHNA, SURESH, 2016; MALEKJAMSHIDI et al., 2014).

A manutenção da tensão dos capacitores flutuantes nos valores de projeto exige um sistema de controle dedicado, principalmente em aplicações em que há transferência de potência ativa (WATANABE, H. et al., 2018). A carga dos capacitores flutuantes durante a energização do conversor também é um assunto de extrema importância para a aplicação do conversor com capacitores flutuantes, sendo esse alvo de estudo de pesquisadores (CHEN, H. C. et al., 2018). Outra importante característica dos conversores FCC é a maior quantidade de estados de operação, que resultam na mesma tensão de saída, quando comparado com um conversor de grampeamento através de diodos, com a mesma

quantidade de níveis. Essa maior quantidade de estados permite o emprego de técnicas que equilibram a tensão nos capacitores flutuantes sem o aumento da distorção harmônica da tensão de saída.



Figura 2.1 – Conversor multinivel de capacitor flutuante de três níveis.

Fonte Próprio autor.

2.1) SINAIS MODULANTES PARA FCC

Nesta seção são apresentados os sinais modulantes para modulação geométrica com portadora para o FCC de três níveis da Figura 2.1. Note que as tensões aplicadas na carga são as tensões de linha que são linearmente dependentes, ou seja:

$$v_{ab} + v_{bc} + v_{ca} = 0. (2.1)$$

Assim, definindo-se duas das três tensões de linha, a terceira é unicamente determinada, pois é linearmente dependente das demais. Para implementar a modulação com portadora, as tensões dos braços do conversor ou os sinais modulantes para os braços do conversor necessitam ser determinados. Pode-se, então, definir uma transformação

linear que relacione o espaço das tensões de saída do conversor com o espaço das tensões dos braços.

A matriz deve ser não-singular, ou seja, invertível, sendo que essa matriz também definirá o significado da tensão auxiliar. Dessa forma, define-se a última linha de forma que a tensão resultante v_o , seja a média das tensões dos braços do conversor, isto é:

$$\begin{bmatrix} v_{ab} \\ v_{bc} \\ v_o \end{bmatrix} = \begin{bmatrix} 1 & -1 & 0 \\ 0 & 1 & -1 \\ 1/3 & 1/3 & 1/3 \end{bmatrix} \begin{bmatrix} v_{ag} \\ v_{bg} \\ v_{cg} \end{bmatrix}.$$
 (2.2)

Uma vez definidas as tensões de linha de saída e a tensão auxiliar v_o , pode-se obter os sinais modulantes, tem-se:

$$\begin{bmatrix} v_{ag} \\ v_{bg} \\ v_{cg} \end{bmatrix} = \frac{1}{3} \begin{bmatrix} 2 & 1 & 3 \\ -1 & 1 & 3 \\ -1 & -2 & 3 \end{bmatrix} \begin{bmatrix} v_{ab} \\ v_{bc} \\ v_o \end{bmatrix}.$$
 (2.3)

A equação acima também é válida para as correspondentes tensões médias calculadas sobre o período da portadora, T_s . De forma semelhante ao procedimento desenvolvido para o conversor monofásico de ponte completa, visando garantir a operação na região linear do conversor, os sinais modulantes devem estar entre os limites da portadora. Assim, é assegurada a proporcionalidade dos mesmos com a tensão média sintetizada em cada braço do conversor em T_s . Dessa forma, a tensão auxiliar deve ser escolhida de forma que os sinais modulantes variem entre zero e o valor máximo do contador *up-down* (TPER):

$$0 \le v_{ag}^* \le TPER;$$

$$0 \le v_{bg}^* \le TPER;$$

$$0 \le v_{cg}^* \le TPER,$$

(2.4)

Então, se as desigualdades de (2.4) forem satisfeitas, tem-se

$$\bar{v}_{ag} = \frac{E}{TPER} v_{ag}^{*};$$

$$\bar{v}_{bg} = \frac{E}{TPER} v_{bg}^{*};$$

$$\bar{v}_{cg} = \frac{E}{TPER} v_{cg}^{*},$$

(2.5)

através da substituição das linhas de (2.3) e de (2.5) nas desigualdades de (2.4) resulta

$$0 \leq \frac{2}{3}\bar{v}_{ab} + \frac{1}{3}\bar{v}_{bc} + \bar{v}_{o} \leq E;$$

$$0 \leq -\frac{1}{3}\bar{v}_{ab} + \frac{1}{3}\bar{v}_{bc} + \bar{v}_{o} \leq E;$$

$$0 \leq -\frac{1}{3}\bar{v}_{ab} + \frac{2}{3}\bar{v}_{bc} + \bar{v}_{o} \leq E.$$
(2.6)

A equação (2.6) pode ser utilizada para revelar os limites da tensão auxiliar v_o que asseguram a operação na região linear, ou seja

$$\max\{c_1, c_3, c_5\} \le \bar{v}_0 \le \min\{c_2, c_4, c_6\},\tag{2.7}$$

em que as funções c_1 até c_6 de (2.7) podem ser calculadas a cada instante de tempo t são dadas por:

$$c_{1} = \frac{1}{3} (-2\bar{v}_{ab} - \bar{v}_{bc}),$$

$$c_{2} = E + c_{1},$$

$$c_{3} = \frac{1}{3} (\bar{v}_{ab} - \bar{v}_{bc}),$$

$$c_{4} = E + c_{3},$$

$$c_{5} = \frac{1}{3} (\bar{v}_{ab} + 2\bar{v}_{bc}),$$

$$c_{6} = E + c_{5}.$$
(2.8)

Pode-se exemplificar a seleção da tensão \bar{v}_o considera-se que o inversor trifásico seja modulado para produzir um conjunto de tensões de linha balanceadas:

$$v_{ab} = V \sin(\omega t);$$

$$v_{bc} = V \sin\left(\omega t - \frac{2\pi}{3}\right).$$
(2.9)

Para a implementação do modulador PWM, deve-se escolher uma função que pertença a região linear. Típicas funções obtidas dos limites de (2.7) são:

$$\bar{v}_{o} = \frac{\max\{c_{1}, c_{3}, c_{5}\} + \min\{c_{2}, c_{4}, c_{6}\}}{2},$$

$$\bar{v}_{o} \ge \max\{c_{1}, c_{3}, c_{5}\},$$
(2.10)

$$\bar{v}_o \leq \min\{c_2, c_4, c_6\}.$$

A Figura 2.2 apresenta os limites definido em (2.10). Pode-se observar nas curvas **Erro! Fonte de referência não encontrada.**(a) e (b) que existe um número infinito de soluções para a tensão v_o para todo tempo t, enquanto que na Figura 2.2(c), para alguns instantes de tempo não há solução.

Figura 2.2 –Região possíveis de v_o para o FCC com (a) V=0.9E; (b)V=E; (C)V=1.1E. E=1000V.



Fonte Próprio autor.

Sendo assim, os sinais modulantes podem ser obtidos através da abordagem geométrica a partir das tensões de fase, ou seja

$$v_{ag}^{*} = v_{an} + v_{o},$$

 $v_{bg}^{*} = v_{bn} + v_{o},$ (2.11)
 $v_{cg}^{*} = v_{cn} + v_{o}.$

em que o somatório de v_{an} , v_{bn} e v_{cn} é igual a zero e a tensão v_o é escolhida de forma a garantir a operação na região linear.

A Figura 2.3 apresenta os sinais modulantes que são baseados em (2.11) a serem utilizados nas modulações propostas nesse trabalho.

Figura 2.3 – Sinais modulantes para o FCC.



Fonte Próprio autor.

Para o FCC, os sinais modulantes, que definem as tensões sintetizadas em cada braço do conversor, devem estar limitados em

$$\begin{array}{l}
0 \le v_{an} + v_o \le 1, \\
0 \le v_{bn} + v_o \le 1, \\
0 \le v_{cn} + v_o \le 1.
\end{array}$$
(2.12)

Logo

$$\begin{aligned}
-v_{an} &\leq v_{o} \leq 1 - v_{an}, \\
-v_{bn} &\leq v_{o} \leq 1 - v_{bn}, \\
-v_{cn} &\leq v_{o} \leq 1 - v_{cn},
\end{aligned}$$
(2.13)

ou ainda, de uma forma compacta

$$\max(-v_{an}, -v_{bn}, -v_{cn}) \le v_o \le \min(1 - v_{an}, 1 - v_{bn}, 1 - v_{cn}),$$

$$u_{\min} \le v_o \le u_{\max}.$$
 (2.14)

Portanto, para a implementação da modulação, pode-se considerar qualquer tensão de modo comum que satisfaça (2.14). Para o FCC, deve-se escolher a tensão de modo comum, v_o , que mantenha as tensões dos FC reguladas, em um período T_s da portadora, sempre que possível. Porém, para que se possa manter as tensões nos FC sempre reguladas, é preciso saber o comportamento da corrente em cada braço do FCC e em cada estado do mesmo.

2.2) PRINCÍPIO DE OPERAÇÃO DO FCC

Como exposto na Figura 2.1, vê-se que o FCC apresenta uma simetria em sua topologia. Devido à essa simetria, serão analisados os quatro modos de operação relativos a apenas um dos braços do inversor para o semiciclo positivo da corrente de carga. Além disso, será considerado que os capacitores C_x , em que $x \in \{a, b, c\}$ estão previamente carregados e permanecem com tensões constantes e iguais à metade da tensão *E* de entrada.



Figura 2.4 – Estados de comutação do conversor multinivel de capacitor flutuante.

Durante o primeiro estado de comutação, as chaves S_{2x} e \overline{S}_{1x} estão ligadas, como apresentado na Figura 2.4(a), fazendo com que a tensão na carga seja igual à tensão sobre o capacitor C_x , sendo $x \in \{a, b, c\}$. No segundo estado de comutação, as chaves \overline{S}_{2x} e \overline{S}_{1x} estão ligadas. Durante essa etapa, a carga fica diretamente conectada à terra, levando a tensão a zero. Já no terceiro estado de comutação, as chaves S_{1x} e S_{2x} estão ligadas, fazendo com que a tensão sobre a carga seja a mesma da fonte *E*. Por fim, no quarto estado de comutação, as chaves S_{1x} e \overline{S}_{2x} estão ligadas, a corrente flui através do capacitor flutuante C_x fazendo com que a tensão na carga seja igual à tensão sobre ele. Analisando os quatro estados de comutação dados na Tabela 2.1 baseados nos estados da Figura 2.4, é possível verificar a geração dos três níveis de tensão, conforme mostra a tabela a seguir.

Estado	S_{Ix}	S_{2x}	\bar{S}_{lx}	\bar{S}_{2x}	i_{Cx}	V_{xg}/E
1	0	1	1	0	-1	0,5
2	0	0	1	1	0	0
3	1	1	0	0	0	1
4	1	0	0	1	1	0,5

Tabela 2.1 - Estado das chaves do conversor FCC de três níveis.



Figura 2.5 – Circuito de uma fase de um FCC de n níveis.

Além disso, os estados de comutação das Figuras 2.4(b) e (c), os dois outros estados 1 e 4 da Tabela 2.1, não afetam o nível de tensão do capacitor flutuante C_x , de forma que a tensão no FC permanece constante ao longo desses dois estados. Para conversores com capacitores flutuantes FC de *n* níveis, cada fase possuirá 2(*n*-1) interruptores. Assim, cada fase terá, pelo menos, (*n*-2) capacitores flutuantes, as tensões nos capacitores são grampeadas pelos interruptores entre seus terminais. Para que todos os capacitores apresentem os mesmos níveis de tensão são necessários capacitores em série: (*n*-1) capacitores para o barramento CC e (*n*-1)(*n*-2)/2 capacitores flutuantes por fase, como visto na Figura 2.5. Os sinais de comando dos interruptores superiores (S_1 , S_2 , S_3 , ..., S_{m-1}). Como resultado, cada fase possui 2^{n-1} estados de condução para gerar *n* níveis de fase, ou seja, existem estados redundantes para sintetizar alguns níveis da tensão de fase.

2.3 CONCLUSÕES

Nesse capitulo, foi apresentado um equacionamento dos sinais modulantes para o FCC, considerando possíveis valores da tensão de modo comum quando se varia o índice de modulação. Também foi mostrado os estados de comutação de um braço do FCC, montada a tabela de estados das chaves do FCC de três níveis. Assim, verifica-se que o FCC contém dois estados redundantes para a tensão de fase, ou seja, estados que sintetizam a mesma tensão de saída. Essa topologia apresenta vantagens sobre outros conversores multiníveis em relação ao número de estados redundantes que permitem regular as tensões dos FC's. Outra vantagem desses conversores é a possibilidade de fornecimento de energia durante situações de falta devido ao seu grande número de capacitores. Entretanto, o grande número de capacitores aumenta o custo destes conversores e o seu controle se torna mais complexo. Na sequência, foi mostrado como o FCC pode ser montado para *n* níveis e como se calcula as tensões dos capacitores para cada nível considerado.

O próximo capítulo apresenta uma modulação baseada em portadora por deslocamento de fase.

3. MODULAÇÃO *PHASE SHIFT* (PSM) PARA CONVERSORES COM CAPACITORES FLUTUANTES

No conversor multinível FCC com modulação PSM, o tempo de carga dos capacitores flutuantes e o tempo de descarga é quase o mesmo em um ciclo de portadora. Portanto, a tensão do capacitor é regulada sem circuito adicional ou método especial de controle. Porém, pequenas variações paramétricas e a própria resistência interna do capacitor flutuante fazem com que a tensão desse entre em desequilíbrio.

A proposta deste capítulo é usar um PSM modificado com controle em malha fechada, incorporando um novo algoritmo de balanceamento. O algoritmo adiciona um valor CC nas modulantes para ajustar os tempos de comutação dos estados e corrigir o erro de tensão em cada capacitor, mantendo as tensões do capacitor equilibradas, sem afetar adversamente o desempenho do sistema. Desse modo, nesta seção será mostrado o modelo de modulação PSM para uma fase do conversor multinível FCC de 3 níveis. O conversor FCC possui um capacitor flutuante por fase, duas chaves de comutação direta e duas de comutação complementar. Essa modulação apresenta n+1 portadoras e n+1 modulantes, sendo n o número de capacitores flutuantes por fase.



Figura 3.1 – Lógica de comparação que dá origem aos sinais de comando.

Fonte: próprio autor.

Assim, os sinais comparados entre a modulante e as portadoras podem ser expressos por:

$$S_{1a} = \begin{cases} 1 & if \ V_a sen(\omega t) > V tri_{1a}(t) \\ 0 & if \ V_a sen(\omega t) > V tri_{1a}(t) \end{cases}$$
(3.1)

$$S_{2a} = \begin{cases} 1 & if \ V_a sen(\omega t) > V tri_{2a}(t) \\ 0 & if \ V_a sen(\omega t) < V tri_{2a}(t) \end{cases}$$
(3.2)

em que V_a é a amplitude do sinal da modulante, $Vtri_{1a}$ é a primeira portadora da fase a e $Vtri_{2a}$ é a segunda portadora da fase a, defasada em 180° da primeira.

Pela Figura 3.1, é possível calcular o valor de t_1 , t_2 , t_3 e t_4 pela equação da portadora quando essa intercepta o sinal modulante nos tempos em questão.

Dessa forma, pode-se encontrar $t_1, t_2, t_3 \in t_4$

$$t_1 = \frac{T_s}{2TPER} v_{ag(t1)}; (3.3)$$

$$t_2 = \frac{T_s}{2TPER} v_{ag(t2)}; \tag{3.4}$$

$$t_3 = \frac{T_s}{2TPER} v_{ag(t3)}; (3.5)$$

$$t_4 = \frac{T_s}{2TPER} v_{ag(t4)}.$$
(3.6)

A tensão média sintetizada na fase v_{ag} pode ser encontrada com base na Figura 3.1, escrita como a área do retângulo formado por v_{ag} e diminuindo as áreas entre t_1 e t_2 e t_3 e t_4 dividido pelo período:

$$\overline{v_{ag}} = \frac{ET_s - \frac{E}{2}[(t_2 - t_1) + (t_4 - t_3)]}{T_s}.$$
(3.7)

Ao simplificar a equação (3.7), tem-se:

$$\overline{v_{ag}} = \frac{E}{T_s} [T_s - (t_2 - t_1) + (t_4 - t_3)].$$
(3.8)

Além disso, pode-se calcular a corrente média que flui pelo capacitor flutuante em um período de amostragem, dada por:

$$\overline{\iota_{Ca}} = \frac{1}{T_s} \int_0^{T_s} i_a(t) dt, \qquad (3.9)$$

Já em tempo discreto, a equação (3.9) fica:

$$\overline{\iota_{Ca}} = \frac{i_a}{T_{s/2}} (t_2 - t_1) - \frac{i_a}{T_{s/2}} (t_4 - t_3).$$
(3.10)

Ao substituir os tempos calculados nas equações (3.3) à (3.6) em (3.10) tem-se:

$$\overline{\iota_{Ca}} = i_a \left[\left(\frac{v_{ag(t2)}}{TPER} - \frac{v_{ag(t1)}}{TPER} \right) - \left(\frac{v_{ag(t4)}}{TPER} - \frac{v_{ag(t3)}}{TPER} \right) \right].$$
(3.11)

Dessa forma, pode-se fazer uma estratégia de controle do conversor FCC levando em conta os valores médios como abordado na seção seguinte.

3.1 – ESTRATÉGIA DE REGULAÇÃO DE TENSÃO DOS CAPACITORES FLUTUANTES

Para implementar a regulação das tensões dos capacitores flutuantes, foi utilizado uma série de critérios que juntos formam uma lógica que define, para cada fase, a adição de uma ação de controle ao sinal modulante. Essa ação de controle irá deslocar a modulante sobre a portadora com o intuito de corrigir a tensão nos FC's. A partir do modelo dinâmico em tempo continuo de tensão no capacitor da fase *a*, tem-se:

$$\frac{dv_{Ca}(t)}{dt} = \frac{1}{C}\overline{\iota_{Ca}}(t).$$
(3.12)

Com (3.12) em tempo continuo, pode-se obter a equação em tempo discreto pela transformada aproximada de *zero order hold* durante um período de amostragem T_s , como segue,

$$v_{Ca(k+1)} = v_{Ca(k)} - \frac{T_s}{C} \overline{\iota_{Ca(k)}}.$$
 (3.13)

É importante observar que v_{ag1} não é exatamente igual à v_{ag2} , portanto, a corrente média nos capacitores flutuantes não será nula à longo prazo. Assim, haverá um erro de tensão no capacitor.

Para controlar a tensão do FC, considera-se a seguinte lei de controle:

$$u_{a(k)} = -sign(i_a).k_p.\varepsilon_{(k)}, \qquad (3.14)$$

em que k_p é o ganho do controlador assumido como positivo e $\varepsilon_{(k)}$ é o erro de tensão no FC dado como:

$$\varepsilon_{(k)} = v_{ref(k)} - v_{Ca(k)}.$$
(3.15)

Considera-se duas variáveis auxiliares que serão os novos sinais modulantes

$$\begin{pmatrix} \frac{v_{ag(k2)}}{TPER} - \frac{v_{ag(k1)}}{TPER} \end{pmatrix} = v_{ag1(k)} + u_{a(k)};$$

$$\begin{pmatrix} \frac{v_{ag(k4)}}{TPER} - \frac{v_{ag(k3)}}{TPER} \end{pmatrix} = v_{ag2(k)} - u_{a(k)}.$$
(3.16)

Ao substituir (3.11) em (3.13) fica:

$$v_{Ca(k+1)} = v_{Ca(k)} - \frac{T_s}{C} i_{a(k)} \left[\left(\frac{v_{ag(k2)}}{TPER} - \frac{v_{ag(k1)}}{TPER} \right) - \left(\frac{v_{ag(k4)}}{TPER} - \frac{v_{ag(k3)}}{TPER} \right) \right].$$
(3.17)

Ao substituir (3.16) em (3.17) fica:

$$v_{Ca(k+1)} = v_{Ca(k)} - \frac{T_s}{c} i_{a(k)} [(v_{ag1(k)} + u_{a(k)}) - (v_{ag2(k)} - u_{a(k)})].$$
(3.18)

Dessa forma, uma malha de controle com compensador PI pode ser utilizada para que as tensões sobre os FC's sejam controladas.





Fonte: próprio autor.

A Figura 3.2 mostra a malha de controle de tensão interna sobre os FC's com a lei de controle definida nessa modulação. Com esse controle, é possível implementar resultados de simulação que são mostrados na próxima seção.

3.2 – RESULTADOS DE SIMULAÇÃO

Nesta seção serão mostrados os resultados de simulação para validar o método de modulação PSM. Foram utilizados os seguintes parâmetros para a simulação como mostrados na Tabela 3.1.

Parâmetro	Símbolo	Valor
Frequência da Fundamental	f_l	50 Hz
Frequência de Chaveamento	f _{ch}	1 kHz
Tensão do Barramento	Ε	1000V
Resistência da Carga	R	5 Ω
Indutância do Filtro	L	5 mH
Capacitor Flutuante	С	2000 µF

Tabela 3.1 – Parâmetros para a simulação.

Fonte: próprio autor.

O sinal modulante v_{ag}^* comparado com as portadoras da fase *a* geram os pulsos PWM de S_{1a} e S_{2a} que sintetizam v_{ag} , a corrente no FC da fase *a* e a corrente média são apresentados na Figura 3.3. Como visto, a Figura 3.3(a) apresenta v_{ag}^* e as portadoras conforme equacionamento mostrado no Capítulo 2; a Figura 3.3(e) mostra a tensão de linha v_{ab} em que se observa PWM sintetizados fora dos níveis mais próximos, fato que prejudica a THD dessa modulação. Os resultados de THD serão discutidos no capítulo de comparação entre as modulações. A Figura 3.3(f) apresenta a corrente i_a e a corrente média $\bar{\iota}_a$ oscilando em torno de zero, que aumenta a vida útil do FC.

A Figura 3.4 apresenta as tensões de linha PWM sintetizadas (v_{ab} , v_{bc} , v_{ac}) nos três primeiros gráficos e (v_{Ca} , v_{Cb} , v_{Cc}) as tensões nos FC partindo descarregados em t=0s e convergindo para 500Vcc em aproximadamente t=0,1s. Esse gráfico mostra que o controle apresentado nesse capitulo obteve uma resposta rápida para corrigir as tensões nos FC's. Além disso, observa-se que as tensões de linha vão adequando seus níveis até que as tensões nos FC's se estabilizem.

Já a Figura 3.5 apresenta o comportamento de regulação de tensões nos FC's em regime permanente, sendo possível verificar os limites de *ripple* dessa modulação, que varia de -10V a +10V, porém, o valor médio se mantém em 500V. O comportamento das correntes nos FC's em regime permanente é mostrado nas curvas em cinza e as correntes médias em preto, vistas na Figura 3.6.

Figura 3.3 – Modulação PSM para FCC na fase *a*: (a) o sinal modulante e as duas portadoras; (b) PWM de S_{1a} ; (c) PWM de S_{2a} ; (d) tensão PWM de fase e (e) corrente no capacitor i_{ca} e corrente média $\bar{\iota}_{ca}$.



Fonte: próprio autor.





Figura 3.5 – Tensões nos capacitores flutuantes em regime permanente.



preto.



3.3 – CONCLUSÕES

Esse capítulo apresentou a modulação PSM, que é uma técnica de simples implementação. Essa técnica de modulação exige baixo esforço computacional do controlador. Além disso, apresenta a vantagem que as tensões dos capacitores flutuantes são naturalmente reguladas durante sua utilização, decai com o tempo em uma taxa de variação baixa. Com isso, o controle de tensão nos capacitores flutuantes se torna simples de implementar. Para essa modulação, foi utilizado um regulador das tensões nos capacitores usando apenas um controlador com um ganho proporcional.
4 MODULAÇÃO DESCONTÍNUA (DM) PARA CONVERSOR COM CAPACITOR FLUTUANTE

Este capítulo apresenta uma estratégia de modulação descontínua baseada em portadoras para um inversor de capacitores flutuantes de três níveis. Essa modulação é capaz de equilibrar as tensões dos capacitores flutuantes por meio de um controlador em malha fechada implementado em tempo discreto.

A modulação descontínua produz na saída do inversor, através da modulação por largura de pulsos, tensões de linha com vários níveis de tensão, resultando em uma baixa distorção harmônica e distribuição igualitária das comutações nos interruptores. Assim, uma máquina de estados é utilizada para decodificar as regiões de modulação com o propósito de reduzir o número de comutações. Com essa máquina de estados é proposto um controlador de tensão não linear para o FC de cada braço do inversor. A implementação dessa estratégia é simples, além de exigir pouco esforço computacional, podendo ser implementada com facilidade em microntroladores e processadores digitais de sinais convencionais.

Esse capítulo utiliza uma modulação descontínua (RICCIOTTI, A. et al., 2016; SILVA, M. M. et al., 2018), que possui algumas vantagens em comparação com as alternativas encontradas na literatura, tais como:

 i) implementação fácil, pois emprega uma portadora de alta frequência para gerar o padrão PWM dos dispositivos semicondutores (em contraste com o SVM, mais complexo).
 Além disso, cada fase do inversor é tratada de forma independente;

 ii) as tensões de linha de saída têm THD baixa, uma vez que a modulação descontínua concentra a energia dos componentes harmônicos nos múltiplos da portadora, cuja fase não depende do sinal modulante;

iii) os pulsos PWM são uniformemente distribuídos entre as pernas dentro de um ciclo da componente fundamental da tensão sintetizada.

Para o caso de um conversor de três níveis, o algoritmo pode ser implementado em um microcontrolador comercial ou DSP. Contudo, para conversores trifásicos com número maior de níveis, poderá ser necessária a implementação com FPGA, considerando que microncontroladores e DSP's possuem um número limitado de periféricos PWM's.

4.1 MODULAÇÃO GEOMÉTRICA DESCONTÍNUA

Nesta seção, é apresentada uma modulação descontínua para o FCC de três níveis. Dentre as vantagens da modulação proposta está o fato de que ela trata cada fase de forma independente, o que simplifica a análise e implementação. A Figura 4.1 apresenta o circuito equivalente médio do FCC em que a entrada, a saída, bem como os elementos internos de armazenamento de energia são reproduzidos.

Figura 4.1 - Circuito equivalente médio do FCC.



Fonte: próprio autor.

As tensões equivalentes do lado CA do conversor v_{xeq} , para $x = \{a, b, c\}$, podem ser derivadas, assumindo que os sinais PWM para os pares de comutação S_{1x} , \bar{S}_{1x} e S_{2x} , \bar{S}_{2x} são obtidos a partir da comparação de uma única portadora com sinais de modulação amostrados regularmente assimétricos. Assim, pode-se calcular a tensão média da perna do conversor, sintetizada em um período de amostragem, é:

$$v_{xeq} = \frac{v_{xg1} + v_{xg2}}{2} \tag{4.1}$$

em que v_{xg1} é o sinal modulante regularmente amostrado associado a chave S_{1x} e v_{xg2} que é o sinal modulante regularmente amostrado associado a chave S_{2x} .

No entanto, o valor médio da corrente nos FC's, calculada durante um período de amostragem, também pode ser expresso em função dos sinais modulantes v_{xg1} e v_{xg2} .

Assumindo que a ondulação nas correntes do lado CA é pequena, então, é possível encontrar:

$$i_{cx} = i_x (v_{xg1} + v_{xg2}), (4.2)$$

em que i_{Cx} e i_x é a corrente através do capacitor flutuante e a corrente de saída da fase x respectivamente. Com o objetivo de controlar a tensão dos capacitores flutuantes, definese variáveis auxiliares como:

$$v_{cx} = v_{xg1} - v_{xg2}, \tag{4.3}$$

Note-se que (4.1) e (4.3) podem ser expressas na forma de matriz:

$$\begin{bmatrix} v_{xeq} \\ v_{Cx} \end{bmatrix} = \begin{bmatrix} 1/2 & 1/2 \\ 1 & -1 \end{bmatrix} \begin{bmatrix} v_{xg1} \\ v_{xg2} \end{bmatrix}.$$
 (4.4)

Uma vez que a matriz em (4.4) não é singular, é possível obter os sinais de modulação v_{xg1} e v_{xg2} das tensões v_{xeq} e v_{cx} , isto é:

$$\begin{bmatrix} v_{xg1} \\ v_{xg2} \end{bmatrix} = \begin{bmatrix} 1 & 1/2 \\ 1 & -1/2 \end{bmatrix} \begin{bmatrix} v_{xeq} \\ v_{Cx} \end{bmatrix}.$$
 (4.5)

Para operação na região linear, os sinais modulantes v_{xg1} e v_{xg2} devem estar dentro dos limites de operação. Como resultado, ao assumir uma portadora triangular limitada entre zero e um, as seguintes desigualdades devem ser satisfeitas:

$$\begin{array}{l}
0 \le v_{xg1} \le 1, \\
0 \le v_{xg2} \le 1.
\end{array}$$
(4.6)

Agora, assume-se que v_{xeq} é conhecido, portanto, combinando (4.5) e (4.6), é possível encontrar limites para a tensão v_{cx} , como segue:

$$\max(-c_1; -c_2) \le v_{cx} \le \min(c_1; c_2),$$
 (4.7)

em que c_1 é uma variável auxiliar = $2v_{xeq}$ e c_2 é uma variável auxiliar = $2-2v_{xeq}$.

A tensão v_{cx} deve ser selecionada no limite inferior ou superior de (4.7) para obter uma modulação descontínua, em que a energia dos harmônicos é concentrada nos múltiplos da frequência da portadora cuja fase não depende da fase do sinal de modulação e, como resultado, as tensões de linha possuem THD baixa.





Fonte: próprio autor.

Considera-se a fase *a*, ou seja: x = a, como a Figura 4.2 mostra a modulação, os sinais PWM, bem como a corrente através do FC para os dois valores limites da tensão v_{ca} . É possível ver que, em ambos os casos, a corrente através do FC não tem componente CC, mas possui harmônicos de baixa ordem. Além disso, a fase desses harmônicos de baixa ordem para $v_{ca} = \min(c_1; c_2)$ é deslocada 180º daqueles para $v_{ca} = \max(-c_1; -c_2)$. Assim, os pulsos PWM não são distribuídos uniformemente ao longo do período da fundamental. Com o objetivo de eliminar os componentes de baixa frequência da corrente através do FC e para melhor distribuir os pulsos PWM ao longo do período da fundamental, é possível alternar v_{ca} entre seus valores máximo e mínimo.

Figura 4.3 – Impacto da tensão v_{ca} na operação do FCC para $v_{ca} = \min(-c_1, -c_2)$: (a) sinais modulantes e portadora; (b) PWM de S_{1a} ; (c) PWM de S_{2a} ; (d) tensão PWM de fase e (e) corrente no capacitor i_{ca} e corrente média $\bar{\iota}_{ca}$.



Fonte: próprio autor.

Vale a pena observar que as transições não aumentaram o número de comutações. Os valores limites de v_{ca} estão bem definidos para v_{aeq} acima e abaixo de 0,5pu. A Tabela 4.1 resume a operação do FCC da fase *a* como uma função de v_{ca} em duas regiões. A Região 1 está associada com $v_{aeq} < 0,5$ pu e Região 2 com $v_{aeq} > 0,5$ pu. Além disso, também são mostrados os estados de comutação na interrupção *Underflow* (UF) e *Period Match* (PM) quando o registro do comparador é atualizado, empregando-se uma portadora simétrica regularmente amostrada. É possível observar na Tabela 4.1 que na Região 1 em UF podese alterar v_{ca} de $-2 + 2v_{aeq}$ para 2 - $2v_{aeq}$, e vice-versa, sem aumentar o número de comutações. Da mesma forma, na Região 2, em PM, é pode-se alterar v_{ca} de $2v_{aeq}$ para - $2v_{aeq}$.

Região	Estado	Vag1	Vag2	Vca	Esta	idos
					UF	PM
1	1	PWM	1	$-2+2v_{aeq}$	[1 1]	[0 1]
1	2	1	PWM	$2 - 2v_{aeq}$	[1 1]	[1 0]
2	3	0	PWM	-2vaeq	[0 1]	[0 0]
2	4	PWM	0	$2v_{aeq}$	[1 0]	[0 0]

Tabela 4.1 – Regiões de operação da fase a do FCC.

Fonte: próprio autor.

A Figura 4.4 mostra um diagrama de estados que indica as possíveis mudanças na tensão v_{ca} que não aumentam o número de comutações. Aqui, é proposta uma máquina de estado que, sempre que na Região 1, os estados são alterados de um para dois ou vice-versa em UF. Contudo, na Região 2, os estados são alterados de três para quatro ou vice-versa em PM.

Figura 4.4 – Diagrama de estados para modulação descontinua.



Fonte: próprio autor.

Como pode ser visto na Figura 4.5, o método proposto distribuiu os pulsos PWM no período sem aumentar o número de comutações. A tensão de linha v_{ag} não foi afetada pelas mudanças entre **max** e **min** de v_{ca} , bem como a corrente média do capacitor flutuante está oscilando em torno de zero.

Figura 4.5 – Modulação descontinua para FCC na fase *a*: (a) sinais modulantes e portadora; (b) PWM de S_{1a} ; (c) PWM de S_{2a} ; (d) tensão PWM de fase e (e) corrente no capacitor i_{ca} e corrente média $\bar{\iota}_{ca}$.



Fonte: próprio autor.

Também é observado que de t = 0,02s a t = 0,03s os sinais de modulação estão na Região 1 e estão comutando em PM enquanto que na faixa de t = 0,03s a t = 0,04s estão na Região 2 e fazem a comutação em UF.

4.2 CONTROLE DA TENSÃO NOS CAPACITORES FLUTUANTES

O controle da tensão do FC mostrado na Figura 4.6 pode ser realizado pela adição de uma variável auxiliar à tensão moduladora, a qual será capaz de controlar o valor médio de v_{ca} durante dois períodos de comutação sem alterar o valor médio de v_{aeq} durante o mesmo intervalo de tempo. Assumi-se que $v_{aeq} \ge 0,5$ pu, $v_{aeq(k+1)} \approx v_{aeq(k)}$ e que o estado durante o período de amostragem k é o estado 1.

Figura 4.6 – Representação do esquema de controle para a fase a.



Fonte: próprio autor.

Como resultado, o valor de referência da tensão diferencial é dado por $v_{ca} = -2+2v_{aeq}$. Então, tem-se:

$$v_{ag2(k)} = 1,$$
 (4.8)

e

$$v_{ag1(k)} = v_{aeq(k)} + \frac{v_{ca(k)}}{2}.$$
(4.9)

Para possibilitar o controle da tensão do capacitor flutuante, uma variável auxiliar u_{aux} será adicionada em (4.9):

$$v_{ag1(k)} = v_{aeq(k)} + \frac{v_{ca(k)}}{2} + u_{aux(k)}.$$
(4.10)

Agora, usando (4.1), (4.4), (4.5), (4.8) e (4.10), a tensão média equivalente sintetizada durante o período de amostragem k-ésimo é:

$$\bar{v}_{aeq(k)} = v_{aeq(k)} + \frac{u_{aux(k)}}{2}.$$
 (4.11)

Além disso, o valor médio da tensão v_{ca} foi modificado com a adição u_{aux} , isto é:

$$\bar{v}_{ca(k)} = -2 + 2v_{aeq(k)} + u_{aux(k)}.$$
(4.12)

Considere agora o próximo período de amostragem, em que o estado mudou para o estado 2, ou seja, $v_{ca} = 2 - 2v_{aeq}$. É proposto aqui adicionar a variável auxiliar, como:

$$v_{ag1(k+1)} = 1, (4.13)$$

e

$$v_{ag2(k+1)} = v_{aeq(k+1)} + \frac{v_{ca(k+1)}}{2} - u_{aux(k+1)}.$$
(4.14)

Com (4.13) e (4.14), a tensão equivalente média sintetizada durante o período de amostragem (k+1)-ésimo é:

$$\bar{v}_{aeq(k+1)} = v_{aeq(k+1)} - u_{aux(k+1)}.$$
(4.15)

Similarmente, a tensão *v_{ca}* torna-se:

$$\bar{v}_{ca(k+1)} = 2 - 2v_{aeq(k+1)} + u_{aux(k+1)}.$$
(4.16)

Pode-se assumir que a variável auxiliar u_{aux} é constante em dois períodos de amostragem. Como resultado, em média o valor de v_{aeq} durante dois períodos de amostragem é:

$$\bar{v}_{aeq} = \frac{v_{aeq(k+1)} + v_{aeq(k)}}{2}$$
(4.17)

e o valor médio da tensão de controle do capacitor é:

$$\bar{v}_{ca(k)} = 2\Delta v_{aeq(k+1)} + u_{aux(k+1)}.$$
(4.18)

Considere que $v_{aeq(k+1)} \approx v_{aeq(k)}$, então $\Delta v_{aeq} \approx 0$, e:

$$\bar{v}_{ca2(k)} = u_{aux(k)}.\tag{4.19}$$

Considerando o modelo dinâmico em tempo continuo de tensão no FC da fase *a*, a derivada fica:

$$\frac{d\bar{v}_{ca2(k)}}{dt} = \frac{i_{ca(k)}}{C_a}.$$
(4.20)

Com a derivada da tensão FC em tempo contínuo pode-se obter em tempo discreto pela transformada aproximada de *zero order hold* durante um período de amostragem T_s , como segue:

$$v_{Ca(k+1)} = v_{Ca(k)} - \frac{T_s}{c} \overline{\iota_{Ca(k)}}.$$
(4.21)

Agora, para controlar a tensão do capacitor flutuante, considera-se a seguinte lei de controle:

$$u_{aux(k)} = -sign(i_a).k_p.\varepsilon_{(k)}.$$
(4.22)

em que e kp é o ganho do controlador assumido como positivo, $\varepsilon_{(k)}$ é o erro de tensão no FC dado como:

$$\varepsilon_{(k)} = v_{ref(k)} - v_{Ca(k)}. \tag{4.23}$$

Como resultado, espera-se que, enquanto houver corrente no lado CA, a tensão do FC convergirá para a tensão de referência $v_{ref.}$

4.3 RESULTADOS DE SIMULAÇÃO E HARDWARE IN THE LOOP

Esta seção apresenta os resultados da simulação e a implementação por *hardware in the loop* (HIL) para validar o método de modulação descontinua proposto. Para as simulações e implantação HIL, os parâmetros da Tabela 4.2 foram utilizados.

Parâmetro	Símbolo	Valor
Frequência Fundamental	fl	50 Hz
Frequência de Comutação	fch	5 kHz
Frequência de Corte do Filtro	f_{cutoff}	500 Hz
Tensão do Barramento	Ε	1000 V
Flying Capacitor ($x = \{a, b, c\}$)	Cx	2000 µF
Indutor do Filtro	Lf	400 µH
Capacitor do Filtro	Cf	350 µF
Carga Nominal	Rn	2,999 Ω
Potência Nominal	Pn	150 kVA

Tabela 4.2 – Parâmetros do FCC para obter resultados de hardware in the loop.

Fonte: próprio autor.

A modulação descontínua proposta foi implementada no processador digital de sinais DSP TMS320F28335. O circuito de potência foi simulado em tempo real com o sistema Typhoon HIL 402.

Dessarte, a Figura 4.7 apresenta as tensões de linha PWM sintetizadas (v_{ab} , v_{bc} , v_{ac}) nos três primeiros gráficos e (v_{Ca} , v_{Cb} , v_{Cc}) as tensões nos CF, partindo descarregados em t=0s e convergindo para 500Vcc em aproximadamente t=0,1s. Esse gráfico mostra que o controle apresentado nesse capitulo obteve uma resposta rápida em corrigir as tensões nos FC's. Observa-se que as tensões de linha vão adequando seus níveis até que as tensões nos FC's se estabilizem. Já a Figura 4.8 apresenta o comportamento de regulação de tensões nos capacitores flutuantes em regime permanente, sendo possível verificar os limites de *ripple* dessa modulação, que variam entre -5V e +5V aproximadamente, porém, o valor médio se mantém em 500V. A Figura 4.9 mostra o comportamento das correntes nos CF's, observase que a média dessas correntes, em negrito, oscilam em torno de zero com baixa amplitude.

Ademais, as Figuras 4.10, 4.11 e 4.12 mostram resultados de implementação por HIL da modulação descontínua com carga resistiva. É importante observar que as correntes nos capacitores tiveram um comportamento muito próximo ao esperado pelas simulações, em que os valores médios ficam em torno de zero. Os picos de corrente, mesmo que de valores elevados, são comutados rapidamente e não oferecem esforços exagerados nos FC's, como visto pelos *ripples* de tensão na Figura 4.12.

Finalmente, também é mostrado na Figura 4.13 como o FCC se comporta sob um degrau de carga de 6Ω para 3Ω . Visto isso, pode-se mensurar o esforço computacional do algoritmo sobre o DSP da Texas, medindo a cada período de amostragem de 200*ms*, o dispositivo leva 13*ms* para rodar o algoritmo considerando a aquisição dos conversores analógicos/digitais, já para rodar apenas o algoritmo o dispositivo leva apenas 8,3 *ms*.

Figura 4.7 – Comportamento da DM em relação ao início de carga dos capacitores: (a), (b) e (c) são as tensões PWM de linha sintetizadas pelo conversor; (d), (e) e (f) são as tensões nos capacitores flutuantes.





Figura 4.8 – Comportamento das tensões nos capacitores flutuantes em regime permanente.

Figura 4.9 – Correntes nos FC em regime permanente em cinza e correntes médias em preto.



Figura 4.10 – Implementação por HIL: Canal 1: tensão PWM de fase v_{ag} , índice de modulação m=0,9; Canal 2: tensão de fase v_{ag} ; Canal 4: corrente nominal na fase *a*.



Fonte: próprio autor.

Figura 4.11 – Implementação por HIL: Canal 1: tensão PWM de linha v_{ab} , índice de modulação m=0,9; Canal 2: corrente no capacitor C_a , Canal 3: corrente no capacitor C_b , Canal 4: tensão no capacitor v_{Ca} .



Figura 4.12 – Implementação por HIL: Canal 1: tensão PWM de linha v_{ab} , índice de modulação m=0,9; Canal 2: corrente no capacitor C_a ; Canal 3: corrente no capacitor C_b ; Canal 4: tensão no capacitor v_{Ca} .



Fonte: próprio autor.

Figura 4.13 – Implementação por HIL: degrau de carga de 6 Ω para 3 Ω . Canal 1: corrente no capacitor C_a ; Canal 2: corrente da fase *a*; Canal 3: corrente da fase *b*; Canal 4: corrente no capacitor C_b .



4.4 CONCLUSÕES

Com apenas um sinal de portadora e dois sinais de modulação por fase, é possível regular as tensões dos capacitores flutuantes e sintetizar as tensões de saída usando os níveis de tensão mais próximos. Além disso, os pulsos PWM são uniformemente distribuídos ao longo do ciclo fundamental.

Os objetivos inicialmente almejados neste capitulo foram alcançados:

i) implementação fácil e cada fase do inversor é tratada de forma independente;

 ii) quando comparada com a modulação por deslocamento de fase há uma redução da THD das tensões de linha;

iii) os pulsos PWM são uniformemente distribuídos entre as pernas dentro de um ciclo da componente fundamental da tensão sintetizada.

Enfim, os resultados apresentados validam os desenvolvimentos teóricos e demonstram o bom desempenho da modulação proposta.

O capítulo seguinte apresenta uma modulação *space vector* com um diagrama de um par de comutações para auxiliar na escolha das sequencias de comutação.

5 MODULAÇÃO *SPACE VECTOR OFF LINE* (SVM) PARA CONVERSORES COM CAPACITORES FLUTUANTES

Esta técnica de modulação relatada em trabalhos científicos como em (CARNIELUTTI; PINHEIRO; RECH, 2011) que emprega modulação SVM em um conversor multinível em cascata. Também percebe-se em (CARNIELUTTI; PINHEIRO, 2013) que utiliza modulação SVM para conversores multiníveis em cascata sob falta, assim como foi implementado por (CELANOVIC; BOROYERVIC, 2001) para conversores trifásicos multiníveis.

Este capítulo desenvolve a modulação vetorial para conversores multiníveis para o conversor FCC. Utilizou-se três especificações de projeto do algoritmo de modulação vetorial, que são:

i) apenas um par de comutações para cada mudança de vetor;

ii) menor número de comutações possível para cada sequência de comutação e

iii) distribuição assimétrica do PWM no período de amostragem.

Essas três especificações foram analisadas para dois grupos de sequências distintos, que apresentaram bons resultados, pois, possibilitam a redução dos esforços de corrente nas chaves.

Neste capítulo a modulação vetorial para o FCC será abordada com detalhes.

5.1 ESTRATÉGIA DE MODULAÇÃO VETORIAL

Com relação a estratégia de modulação vetorial, a Figura 2.1 mostra o diagrama esquemático de um conversor FCC, topologia trifásica com quatro chaves por fase $(S_{1x}, S_{2x}, \overline{S}_{1x}, \overline{S}_{2x})$, e um capacitor flutuante C_x , em que *x* representa cada fase do sistema. Com uma tensão de barramento *E* isolada, cada capacitor terá uma tensão ideal de $v_{Cx} = E/2$, cada braço do conversor gera três níveis de tensão de fase e cada tensão de linha é composta por cinco níveis. Além disso, a Figura 5.1 apresenta o plano de tensão $\alpha\beta$ com vetores para um conversor trifásico de três níveis. Para criar um diagrama no espaço vetorial foi usada a transformada de *Clarke*, onde os *vértices* dos triângulos de cada região têm o mesmo valor em coordenadas $\alpha\beta$. Esses valores correspondem aos estados das chaves, cada estado de comutação das chaves, para cada braço, irá gerar um valor de $\alpha\beta$.

Com a transformada de Clarke tem-se:

$$\begin{bmatrix} \mathbf{v}_{\alpha} \\ \mathbf{v}_{\beta} \\ \mathbf{v}_{0} \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & -1/2 & -1/2 \\ 0 & \sqrt{3}/2 & \sqrt{3}/2 \\ 1/\sqrt{2} & 1/\sqrt{2} & 1/\sqrt{2} \end{bmatrix} \begin{bmatrix} v_{ab} \\ v_{bc} \\ v_{ca} \end{bmatrix}$$
(5.1)

Cada estado das chaves produz uma única tensão $\alpha\beta$ trifásica:

$$\mathbf{v}^k = \begin{bmatrix} \nu_\alpha & \nu_\beta \end{bmatrix}^T \tag{5.2}$$

em que k representa uma posição do vetor de tensão.

Figura 5.1 – Diagrama do espaço vetorial em coordenadas $\alpha\beta$ para um conversor FCC de três níveis.



Fonte: próprio autor.

Na Tabela 5.1 é possível ver a relação entre os estados das chaves dos braços com a tensão de fase e a direção da corrente de saída. Essa tabela é essencial para configurar os estados de comutação que serão gerados pelas tensões $\alpha\beta$, sabendo de sua relação com a corrente de saída, proporcionará uma base para a escolha do vetor que pode carregar ou descarregar cada capacitor. Ademais, vale ressaltar a existência de dois estados redundantes, 1 e 4 mostrados na Tabela 5.1, que geram o mesmo nível de tensão na carga, em que, no Estado 1 tendo corrente negativa, fará com que o capacitor flutuante descarregue e, em 4, com corrente positiva, fará com que o capacitor flutuante carregue. Esses dois Estados serão importantes durante o funcionamento do conversor para corrigir as tensões nos capacitores flutuantes. Ainda na Tabela 5.1, também pode ser observado que cada vetor redundante pode resultar em três posições, tomando o sentido da corrente de saída segundo (5.3), que são:

i) não afeta a carga no capacitor;

ii) positivo;

iii) negativo.

Essas correntes são representadas na Tabela 5.1 por i_{Ca} , i_{Cb} e i_{Cc} .

A Figura 5.2 mostra os pontos de vetores de tensão em coordenadas $\alpha\beta$ para o Sextante 1, os demais sextantes são análogos. Um vetor de referência está girando através das regiões dos setores e é decomposto em seus componentes $\alpha\beta$. O algoritmo identifica a posição v_{ref} que estará sempre entre três vetores de tensão mais próximos. Desse modo, é montado um vetor criado pelo comprimento equivalente de cada três destes, depois disso, forma uma sequência de vetores redundantes correspondentes à tensão de vetores escolhida, que formarão a tensão desejada ao mesmo tempo que atua sobre a carga ou descarga do capacitor.





O caminho da corrente em cada braço do conversor muda dependo do estado em que se encontra e pode ser zero, negativa ou positiva, e (5.3) representa essa característica da corrente.

$$i_{Cx} = \gamma i_x; \tag{5.3}$$

Em que $\gamma \in \{-1,0,1\}$ e $x \in \{a, b, c\}$.

Tabela 5.1 – Estados de comutação disponíveis para um conversor FCC de três níveis com vetores redundantes, onde y são índices de comutação das chaves não barradas de 1 a 64 e x são índices de tensões sintetizadas de saída de 1 a 24.

(continua)

\mathbf{V}_x^k	\mathbf{v}_{R}^{y}	S_{1a}	S_{2a}	S_{1b}	S_{2b}	S_{1c}	S_{2c}	i _{Ca}	i _{Cb}	i _{Cc}
0	1	0	0	0	0	0	0	0	0	0
12	2	0	0	0	0	0	1	0	0	-1
12	3	0	0	0	0	1	0	0	0	1
14	4	0	0	0	0	1	1	0	0	0
6	5	0	0	0	1	0	0	0	-1	0
9	6	0	0	0	1	0	1	0	-1	-1
9	7	0	0	0	1	1	0	0	-1	1
13	8	0	0	0	1	1	1	0	-1	0
6	9	0	0	1	0	0	0	0	1	0
9	10	0	0	1	0	0	1	0	1	-1
9	11	0	0	1	0	1	0	0	1	1
13	12	0	0	1	0	1	1	0	1	0
8	13	0	0	1	1	0	0	0	0	0
10	14	0	0	1	1	0	1	0	0	-1
10	15	0	0	1	1	1	0	0	0	1
11	16	0	0	1	1	1	1	0	0	0
1	17	0	1	0	0	0	0	-1	0	0
15	18	0	1	0	0	0	1	-1	0	-1
15	19	0	1	0	0	1	0	-1	0	1
16	20	0	1	0	0	1	1	-1	0	0
3	21	0	1	0	1	0	0	-1	-1	0
0	22	0	1	0	1	0	1	-1	-1	-1
0	23	0	1	0	1	1	0	-1	-1	1
12	24	0	1	0	1	1	1	-1	-1	0
3	25	0	1	1	0	0	0	-1	1	0
0	26	0	1	1	0	0	1	-1	1	-1
0	27	0	1	1	0	1	0	-1	1	1
12	28	0	1	1	0	1	1	-1	1	0
7	29	0	1	1	1	0	0	-1	0	0
6	30	0	1	1	1	0	1	-1	0	-1
6	31	0	1	1	1	1	0	-1	0	1

(continuação)

\mathbf{V}_x^k	\mathbf{v}_{R}^{y}	S_{1a}	S_{2a}	S_{1b}	S_{2b}	S_{1c}	S_{2c}	i _{Ca}	i _{Cb}	i _{Cc}
9	32	0	1	1	1	1	1	-1	0	0
1	33	1	0	0	0	0	0	1	0	0
15	34	1	0	0	0	0	1	1	0	-1
15	35	1	0	0	0	1	0	1	0	1
16	36	1	0	0	0	1	1	1	0	0
3	37	1	0	0	1	0	0	1	-1	0
0	38	1	0	0	1	0	1	1	-1	-1
0	39	1	0	0	1	1	0	1	-1	1
12	40	1	0	0	1	1	1	1	-1	0
3	41	1	0	1	0	0	0	1	1	0
0	42	1	0	1	0	0	1	1	1	-1
0	43	1	0	1	0	1	0	1	1	1
12	44	1	0	1	0	1	1	1	1	0
7	45	1	0	1	1	0	0	1	0	0
6	46	1	0	1	1	0	1	1	0	-1
6	47	1	0	1	1	1	0	1	0	1
9	48	1	0	1	1	1	1	1	0	0
2	49	1	1	0	0	0	0	0	0	0
18	50	1	1	0	0	0	1	0	0	-1
18	51	1	1	0	0	1	0	0	0	1
17	52	1	1	0	0	1	1	0	0	0
4	53	1	1	0	1	0	0	0	-1	0
1	54	1	1	0	1	0	1	0	-1	-1
1	55	1	1	0	1	1	0	0	-1	1
15	56	1	1	0	1	1	1	0	-1	0
4	57	1	1	1	0	0	0	0	1	0
1	58	1	1	1	0	0	1	0	1	-1
1	59	1	1	1	0	1	0	0	1	1
15	60	1	1	1	0	1	1	0	1	0
5	61	1	1	1	1	0	0	0	0	0
3	62	1	1	1	1	0	1	0	0	-1
3	63	1	1	1	1	1	0	0	0	1
0	64	1	1	1	1	1	1	0	0	0

5.2 DETERMINAÇÃO DAS SEQUENCIAS DE COMUTAÇÃO

Nesta seção será exibido como cada sequência de comutação foi escolhida. Como cada região de cada setor tem sua própria relação de vetores, é necessário fazer sequências diferentes para cada uma delas. Considerando isso, foi escolhida uma sequência que carrega e outra que descarrega cada capacitor individualmente e uma sequência que não afeta a carga de nenhum deles, logo, cada região tem sete sequências escolhidas. Para facilitar a análise e escolher a sequência mais apropriada, foi montado um diagrama de uma única transição de vetor de pares de comutação. Para cada setor que compõe o diagrama vetorial, foi feito um diagrama de uma única transição de pares de comutação de pares de comutação.

A simbologia utilizada nos diagramas é apresentada na Figura 5.3, em que o índice k representa a posição do vetor no diagrama vetorial visto na Figura 5.1, que representa um ponto distinto dentro do domínio R² em coordenadas $\alpha\beta$. O sub-índice R representa a posição de cada vetor no domínio de R⁶ de forma binária em que cada bit representa uma das chaves não barradas do conversor FCC. Para cada posição do vetor haverá apenas um sentido das correntes transitando nos braços do conversor FCC, esse sentido é representado pelas letras a, b e c do diagrama, que são o sinal γ de (5.3). Esses diagramas que definem caminhos com apenas um par de comutações (UPC) são mostrados nas Figuras 5.4 a 5.9, que definem os diagramas do primeiro ao sexto sextante, respectivamente.

Figura 5.3 – Simbologia adotada para montar os diagramas de um par de comutações.

tensão sintetizada em \mathbb{R}^2 correntes normalizadas \mathbb{R}^2

estado de comutação das chaves





















Figura 5.9 – Diagrama UPC do sexto sextante: (a)Setor XXI; (b) Setor XXII; (c) Setor XXIII e (d) Setor XXIV.



Fonte: próprio autor.

Para cada região foram escolhidas sete sequências usando o diagrama da Figura 5.3. A metodologia consiste nos seguintes critérios: a sequência deve incluir os três vetores de tensão de cada região; a transição deve seguir o caminho indicado pelas setas; a sequência deve ser tão pequena quanto possível e as extremidades da sequência devem concatenar um único par de comutação com as sequências anterior e posterior. Contudo, antes de enumerar as possíveis sequências, foi realizado um estudo de distribuição dos pulsos PWM para os setores. É possível observar que existe uma forma muito similar entre os diagramas de uma comutação, os grupos de setores (I, V, IX, XIII, XVII e XXI), aqui chamados de grupo interno, os setores (III, VII, XI, XV, XIX e XXIII), chamados de grupo central e especialmente (II, IV, VI, VIII, X, XII, XIV, XVI, XVIII, XX, XXII e XIV) chamado grupo externo.

O grupo interno se caracterizou por apresentar o mesmo vetor de v_0 por estar no ponto de origem do diagrama, o que colaborou com a escolha das sequências. Já o grupo central foi o que mais apresentou dificuldades por não ter um vetor de comutação que não afetasse a corrente dos três capacitores simultaneamente. A forma do diagrama de uma comutação ficou circular, apresentando dois vetores nas extremidades, que equalizam as tensões de todos os capacitores. Assim, a escolha das sequências ficou circular. Já para o grupo externo, que é o que apresenta maior número de setores, foram realizadas três distribuições distintas. Esse grupo apresentou sempre um vetor central que não colabora com corrente para nenhum dos capacitores, assim o curso da sequência passa pelo vetor central antes de ir para o setor oposto de seu par, como, por exemplo: v_{49}^2 , v_{17}^1 , v_{49}^2 , v_{53}^4 , v_{49}^2 , v_{33}^1 , v_{49}^2 , v_{57}^2 ; em que v_{49}^2 é o vetor de ligação entre os pares (v_{17}^1 , v_{33}^1) e (v_{53}^4 , v_{57}^4).

A melhor distribuição de vetores nas sequências foi aquela em que agrupou-se um dos pares no centro da sequência, resultando no surgimento do primeiro grupo de harmônicas em torno de 10 kHz. Sendo assim, essa distribuição foi usada nas sequências do grupo externo dos setores. As Tabelas 5.2 a 5.7 mostram as sequências de comutações dos vetores dos sextantes para os setores correspondentes.

Setor		Seq	uêno	cia e	m ve	tore	s v _R		Capacitor Flutuante	γ
	64	62	58	62	64	63	55	63	-	0
	39	55	63	64	64	62	58	42	а	1
	22	54	62	64	64	63	55	27	а	-1
Ι	27	59	63	64	64	62	58	42	b	1
	39	55	63	64	64	62	54	22	b	-1
	64	62	58	62	64	63	55	63	с	1
	64	62	58	62	64	63	55	63	с	-1
	49	17	49	53	49	33	49	57	-	0
	49	33	49	53	49	33	49	57	а	1
	49	17	49	53	49	17	49	57	а	-1
.II	49	17	49	57	49	33	49	57	b	1
	49	17	49	53	49	33	49	53	b	-1
	49	57	59	57	49	53	55	53	с	1
	49	57	58	57	49	53	54	53	с	-1
	58	62	54	53	55	63	59	57	-	0
	37	33	41	57	41	33	37	53	а	1
	21	17	25	57	25	17	21	53	а	-1
III	55	63	59	57	58	62	54	53	b	1
	55	63	59	57	58	62	54	53	b	-1
	55	63	59	57	59	63	55	53	с	1
	54	62	58	57	58	62	54	53	с	-1
	61	63	61	53	61	62	61	57	-	0
	61	57	41	57	61	53	37	53	а	1
	61	57	25	57	61	53	21	53	а	-1
IV	61	63	61	57	61	62	61	57	b	1
	61	63	61	53	61	62	61	53	b	-1
	61	63	61	53	61	63	61	57	с	1
	61	62	61	53	61	62	61	57	с	-1

Tabela 5.2 – Sequências escolhidas para cada setor do primeiro sextante.

Setor		Seq	uêno	Capacitor Flutuante	γ					
	64	62	30	62	64	63	47	63	-	0
	63	47	63	64	64	62	46	62	а	1
	62	30	62	64	64	63	31	63	а	-1
V	42	46	62	64	64	63	31	27	b	1
	22	30	62	64	64	63	47	39	b	-1
	64	62	30	62	64	63	47	63	c	1
	64	62	30	62	64	63	47	63	c	-1
	61	62	61	45	61	63	61	29	-	0
	61	62	61	45	61	63	61	45	а	1
	61	62	61	29	61	63	61	29	а	-1
VI	61	29	25	29	61	45	41	45	b	1
	61	29	21	29	61	45	37	45	b	-1
	61	29	61	63	61	45	61	63	c	1
	61	29	61	62	61	45	61	62	c	-1
	29	30	62	46	45	47	63	31	-	0
	29	30	62	46	45	47	63	31	а	1
	29	30	62	46	45	47	63	31	а	-1
VII	29	25	9	41	45	41	9	25	b	1
	29	21	5	37	45	37	5	21	b	-1
	29	31	63	47	45	47	63	31	c	1
	29	30	62	46	45	46	62	30	с	-1
	13	5	13	45	13	9	13	29	-	0
	13	5	13	45	13	9	13	45	а	1
	13	5	13	29	13	9	13	29	а	-1
VIII	13	9	13	45	13	9	13	29	b	1
	13	5	13	45	13	5	13	29	b	-1
	13	29	31	29	13	45	47	45	с	1
	13	45	46	45	13	29	30	29	с	-1

Tabela 5.3 – Sequências escolhidas para cada setor do segundo sextante.

Setor		Seq	uêno	cia e	m ve	tore	s v _R		Capacitor Flutuante	γ
	64	32	30	32	64	48	47	48	-	0
	64	32	30	32	64	48	47	48	а	1
	64	32	30	32	64	48	47	48	а	-1
IX	26	30	32	64	64	48	47	43	b	1
	23	31	32	64	64	48	46	38	b	-1
	23	31	32	64	64	48	47	43	с	1
	26	30	32	64	64	48	46	38	с	-1
	13	5	13	14	13	9	13	15	-	0
	13	14	46	14	13	15	47	15	а	1
	13	14	30	14	13	15	31	15	а	-1
Х	13	9	13	14	13	9	13	15	b	1
	13	5	13	14	13	5	13	15	b	-1
	13	5	13	15	13	9	13	15	с	1
	13	5	13	14	13	9	13	14	с	-1
	7	5	6	14	10	9	11	15	-	0
	47	48	46	14	46	48	47	15	а	1
	31	32	30	14	30	32	31	15	а	-1
XI	11	9	10	14	10	9	11	15	b	1
	7	5	6	14	6	5	7	15	b	-1
	7	5	6	14	10	9	11	15	с	1
	7	5	6	14	10	9	11	15	с	-1
	16	32	16	14	16	48	16	15	-	0
	16	48	16	14	16	48	16	15	а	1
	16	32	16	14	16	32	16	15	а	-1
XII	16	14	10	14	16	15	11	15	b	1
	16	14	6	14	16	15	7	15	b	-1
	16	32	16	15	16	48	16	15	с	1
	16	32	16	14	16	48	16	14	с	-1

Tabela 5.4 – Sequências escolhidas para cada setor do terceiro sextante.

Setor		Sec	quên	cia e	m ve	tores	S VR		Capacitor Flutuante	γ
	64	48	40	48	64	32	28	32	-	0
	64	48	40	48	64	32	28	32	а	1
	64	48	40	48	64	32	28	32	а	-1
XIII	64	48	44	48	64	32	28	32	b	1
	64	48	40	48	64	32	24	32	b	-1
	27	28	32	64	64	48	40	39	c	1
	22	24	32	64	64	48	44	42	c	-1
	16	32	16	8	16	48	16	12	-	0
	16	48	16	8	16	48	16	12	а	1
	16	32	16	8	16	32	16	12	а	-1
XIV	16	32	16	12	16	48	16	12	b	1
	16	32	16	8	16	48	16	8	b	-1
	16	8	7	8	16	12	11	12	c	1
	16	8	6	8	16	12	10	12	c	-1
	10	2	6	8	7	3	11	12	-	0
	12	44	48	40	8	40	48	44	а	1
	12	28	32	24	8	24	32	28	а	-1
XV	12	11	3	7	8	6	2	10	b	1
	12	11	3	7	8	6	2	10	b	-1
	12	11	3	7	8	7	3	11	c	1
	12	10	2	6	8	6	2	10	c	-1
	4	2	4	8	4	3	4	12	-	0
	4	8	40	8	4	12	44	12	а	1
	4	8	24	8	4	12	28	12	а	-1
XVI	4	2	4	12	4	3	4	12	b	1
	4	2	4	8	4	3	4	8	b	-1
	4	3	4	8	4	3	4	12	с	1
	4	2	4	8	4	2	4	12	с	-1

Tabela 5.5 – Sequências escolhidas para cada setor do quarto sextante.

Setor		Sec	luên	cia e	m ve	tores	S VR		Capacitor Flutuante	γ
	64	60	28	60	64	56	40	56	-	0
	23	24	56	64	64	60	44	42	а	1
	23	24	56	64	64	60	44	42	а	-1
XVII	64	56	40	56	54	60	28	60	b	1
	64	56	40	56	54	60	28	60	b	-1
	23	24	56	64	64	60	44	42	c	1
	23	24	56	64	64	60	44	42	c	-1
	4	2	4	36	4	3	4	20	-	0
	4	2	4	36	4	3	4	36	а	1
	4	2	4	20	4	3	4	20	а	-1
XVIII	4	20	28	20	4	36	44	36	b	1
	4	20	24	20	4	36	40	36	b	-1
	4	3	4	36	4	3	4	20	с	1
	4	2	4	36	4	2	4	20	с	-1
	18	2	34	36	35	3	19	20	-	0
	20	18	2	34	36	35	3	19	а	1
	20	18	2	34	36	35	3	19	а	-1
XIX	20	28	60	44	36	44	60	28	b	1
	20	24	56	40	36	40	56	24	b	-1
	20	19	3	35	36	30	3	19	c	1
	20	18	2	34	36	34	2	18	c	-1
	52	60	52	36	52	56	52	20	-	0
	52	60	52	36	52	56	36	20	а	1
	52	60	52	20	52	56	52	20	а	-1
XX	52	60	52	36	52	60	52	20	b	1
	52	56	52	36	52	56	52	20	b	-1
	52	36	35	36	52	20	19	20	с	1
	52	36	34	36	52	20	18	20	с	-1

Tabela 5.6 – Sequências escolhidas para cada setor do quinto sextante.
Setor	Sequência em vetores v _R						Capacitor Flutuante	γ		
	64	56	55	56	64	60	58	60	-	0
	42	58	60	64	64	56	54	38	а	1
	27	59	60	64	64	56	55	23	а	-1
XXI	64	56	55	56	64	60	58	60	b	1
	64	56	55	56	64	60	58	60	b	-1
	64	56	55	56	64	60	59	60	c	1
	64	56	54	56	64	60	58	60	c	-1
	52	60	52	51	52	56	52	50	-	0
	52	50	34	50	52	51	35	51	а	1
	52	50	18	50	52	51	19	51	а	-1
XXII	52	60	52	51	52	60	52	50	b	1
	52	56	52	51	52	56	52	50	b	-1
	52	60	52	51	52	56	52	51	с	1
	52	60	52	50	52	56	52	50	c	-1
	58	60	59	51	55	56	54	50	-	0
	50	34	33	35	51	35	33	34	а	1
	50	18	17	19	51	19	17	18	а	-1
XXIII	50	58	60	59	51	59	60	58	b	1
	50	54	56	55	51	55	56	54	b	-1
	50	54	56	55	51	59	60	58	c	1
	50	54	56	55	51	59	60	58	с	-1
XXIV	49	17	49	51	49	33	49	50	-	0
	49	33	49	51	49	33	49	50	а	1
	49	17	49	51	49	17	49	50	а	-1
	49	51	59	51	49	50	58	50	b	1
	49	51	55	51	49	50	54	50	b	-1
	49	17	49	51	49	33	49	51	с	1
	49	17	49	50	49	33	49	50	с	-1

Tabela 5.7 – Sequências escolhidas para cada setor do sexto sextante.

O cálculo dos tempos de cada vetor foi feito em dois passos. Primeiramente, definese o tempo de cada vetor de tensão e, então, divide-se entre seu vetor redundante como em (5.4).

$$\begin{bmatrix} \Delta t_0 \\ \Delta t_1 \\ \Delta t_3 \end{bmatrix} = \begin{bmatrix} v_{\alpha 0} & v_{\alpha 1} & v_{\alpha 3} \\ v_{\beta 0} & v_{\beta 1} & v_{\beta 3} \\ 1 & 1 & 1 \end{bmatrix}^{-1} \begin{bmatrix} v_{\alpha ref} \\ v_{\beta ref} \\ 1 \end{bmatrix}$$
(5.4)

Em que $v_{\alpha 0}$ e $v_{\beta 0}$ são as tensões de \mathbf{v}^0 , $v_{\alpha 1}$ e $v_{\beta 1}$ são as tensões de \mathbf{v}^1 e $v_{\alpha 3}$ e $v_{\beta 3}$ são as tensões de \mathbf{v}^3 . Assim, os tempos do Setor I estarão em função de coordenadas $\alpha\beta$. Portanto, cada amostragem de \mathbf{v}_{ref} é decomposto em componentes $\alpha\beta$ e substituído em (5.4) que retorna os tempos no ponto onde ele está.

$$\Delta t_0 = (-3v_{\alpha ref} - \sqrt{3} v_{\beta ref} + 1)Ts;$$

$$\Delta t_1 = (3v_{\alpha ref} - \sqrt{3} v_{\beta ref} + 0)Ts;$$

$$\Delta t_3 = (0v_{\alpha ref} - 2\sqrt{3} v_{\beta ref} + 0)Ts;$$

(5.5)

Em que T_s é o tempo de amostragem.

Pela Figura 5.2 é possível observar que cada sextante terá seis tempos distintos correspondentes a cada um dos vetores. Em (5.4) foi calculado a inversa da matriz dos pontos do Setor I, que resultou em (5.5). Desse modo, os tempos dos setores seguintes serão tomados com a mesma lógica do setor II.

Para os tempos do Setor II:

$$\Delta t_1 = (-3v_{\alpha ref} - \sqrt{3} v_{\beta ref} + 2)Ts;$$

$$\Delta t_2 = (3v_{\alpha ref} - \sqrt{3} v_{\beta ref} - 1)Ts;$$

$$\Delta t_4 = (0v_{\alpha ref} - 2\sqrt{3} v_{\beta ref} + 0)Ts;$$

(5.6)

Para os tempos do Setor III:

$$\Delta t_1 = (0v_{\alpha ref} - 2\sqrt{3}v_{\beta ref} + 1)Ts;$$

$$\Delta t_3 = (-3v_{\alpha ref} + \sqrt{3}v_{\beta ref} + 1)Ts;$$

$$\Delta t_4 = (3v_{\alpha ref} - \sqrt{3}v_{\beta ref} - 1)Ts;$$

(5.7)

Para os tempos do Setor IV:

$$\Delta t_{3} = (-3v_{\alpha ref} - \sqrt{3} v_{\beta ref} + 2)Ts;$$

$$\Delta t_{4} = (3v_{\alpha ref} - \sqrt{3} v_{\beta ref} + 0)Ts;$$

$$\Delta t_{5} = (0v_{\alpha ref} + 2\sqrt{3} vv_{\beta ref} - 1)Ts;$$

(5.8)

Após esse primeiro passo, os tempos são distribuídos em uma sequência. Cada vetor da sequência terá um tempo exato para manter as chaves no estado desejado. Para exemplificar, as sequências zero (em que todos os capacitores flutuantes não são carregados nem descarregados) do primeiro sextante podem ser observadas na Tabela 5.2.

Setores							
Ι		Ι	Ι	I	Ι	IV	
Seq	Δt	Seq	Δt	Seq	Δt	Seq	Δt
v ₆₄	$t_0/2$	v_{49}^2	$t_2/4$	v ₅₈ ²	$t_2/4$	v_{61}^{5}	<i>t</i> ₅ /4
v_{62}^{3}	<i>t</i> ₃ /4	v ₁₇ ¹	$t_1/2$	v ₆₂ ¹	$t_1/2$	v_{63}^{3}	$t_3/2$
v ₅₈	$t_1/2$	v_{49}^2	$t_2/4$	v_{54}^2	$t_2/4$	v_{61}^{5}	<i>t</i> ₅ /4
v_{62}^{3}	<i>t</i> ₃ /4	v ₅₃	<i>t</i> ₄ /2	v ₅₃ ⁴	<i>t</i> ₄ /2	v ₅₃	<i>t</i> ₄ /2
v ₆₄	$t_0/2$	v_{49}^2	$t_2/4$	v_{55}^2	$t_2/4$	v_{61}^{5}	<i>t</i> ₅ /4
v_{63}^{3}	$t_3/4$	v_{33}^{1}	$t_1/2$	V ₆₂ ¹	$t_1/2$	v_{62}^{3}	$t_3/2$
v_{55}^{1}	$t_1/2$	v_{49}^2	$t_2/4$	v_{59}^2	$t_2/4$	v_{61}^{5}	<i>t</i> ₅ /4
v_{63}^{3}	$t_3/4$	v_{57}^4	$t_4/2$	v_{57}^4	$t_4/2$	v ₅₇ ⁴	$t_4/2$

Tabela 5.8 – Tempos da sequência zero do Setor I ao IV.

Fonte: próprio autor.

Os tempos das sequências positivas (em que pelo menos um dos capacitores flutuantes é carregado) e negativas (em que pelo menos um dos capacitores flutuantes é descarregado) seguem o mesmo raciocínio utilizado para a sequência zero (em que nenhum dos capacitores flutuantes é carregado ou descarregado). Sendo *n* o número de vetores da sequência, então seus tempos terão duração de $\Delta t/n$, apenas para o Sextante 1. Para os outros sextantes, os tempos são calculados fazendo uma rotação em **v**_{ref}, uma vez que cada sextante tem 60° de diferença um do outro, assim, calcula-se os tempos como se estivessem no primeiro sextante.

A Figura 5.10 apresenta os blocos que compõe o algoritmo da modulação SVM. O algoritmo no início faz a verificação de qual sextante a referência se encontra e, em seguida, faz uma transformação matricial, que transforma as tensões como se estivessem no primeiro

sextante para facilitar os cálculos. Nesse momento, o setor deve ser definido para se obter os três vetores mais próximos.



Figura 5.10 – Diagrama de blocos do algoritmo de modulação SVM.

Fonte: próprio autor.

É necessário saber qual dos capacitores flutuantes está com erro de tensão maior com o auxílio dos valores medidos das tensões nesses componentes. Definido o FC com maior erro e se esse erro é maior do que 10V, logo, o algoritmo escolhe qual sequência de vetores deve ser escolhida nesse caso. Com isso, a sequência pode ser (-1, 0, +1), que são nomeadas como negativa, zero e positiva, isto em relação ao sentido da corrente da fase em que o FC encontra. Agora, os vetores são enviados para os *buffer 's* de memória do processar para ser implementado.

5.3 RESULTADOS DE SIMULAÇÃO

Para verificar o desempenho do método proposto, resultados de simulação são apresentados. Os parâmetros utilizados para as simulações são apresentados na Tabela 5.9.

Parâmetro	Símbolo	Valor
Frequência da Fundamental	f_l	50 Hz
Frequência de Chaveamento	<i>f</i> ch	5 kHz
Tensão do Barramento	Ε	1000V
Resistência da Carga	R	5 Ω
Indutância do Filtro	L	5 mH
Capacitor Flutuante	С	2000 µF

Tabela 5.9 – Parâmetros para a simulação da modulação SVM.

Fonte: próprio autor.

A Figura 5.11 apresenta as tensões de linha PWM sintetizadas (v_{ab} , v_{bc} , v_{ac}) nos três primeiros gráficos e (v_{Ca} , v_{Cb} , v_{Cc}) as tensões nos CF's, partindo descarregados em t=0s e convergindo para 500Vcc em aproximadamente t=0,3s. Este gráfico mostra que as tensões de linha vão adequando seus níveis até que as tensões nos FC's se estabilizem. Na Figura 5.12, é apresentado o comportamento de regulação de tensões nos capacitores flutuantes em regime permanente. É possível verificar que nesta modulação não existe um padrão bem definido na forma de correção de cada tensão no decorrer do tempo em cada capacitor. Isso ocorre porque o SVM não se baseia em portadora, mas sim na comparação de cada tensão nos capacitores e, assim, escolhe o melhor vetor para a correção das tensões, que é aleatória. A Figura 5.13 mostra o comportamento das correntes nos CF's, observa-se que a média destas correntes, em negrito, oscilam em torno de zero com baixa amplitude. Para o SVM as correntes apresentam um padrão e poucos pontos de correção de curta duração.

Figura 5.11 – As três primeiras curvas mostram as tensões de linha PWM sintetizadas pela modulação SVM, as três curvas de baixo mostram um caso de partida com capacitores flutuantes descarregados.



Fonte: próprio autor.



Figura 5.12 – Comportamento das tensões nos capacitores flutuantes em regime permanente.

Fonte: próprio autor.





5.4 CONCLUSÕES

Nesse capítulo foram apresentados os detalhes da modulação vetorial, com as especificações inicialmente propostas: i) um único par de comutações para cada mudança de vetores; ii) o menor número de comutações por sequência possível e, iii) uma distribuição do PWM no período de amostragem que resulte na menor THD. Para tanto, foi montado o diagrama de modulação vetorial num espaço de dimensões R^2 após a transformada $\alpha\beta$, em que os possíveis valores de tensão que as chaves do conversor FCC podem produzir são mostradas nesse diagrama.

Além disso, foi montado um diagrama que relaciona os diversos vetores no espaço R⁶ que percorrem os vetores no espaço R² de cada setor em que cada mudança de vetores faz apenas um par de comutação. Com a ajuda desse diagrama, foi montado sequências de comutação de cada setor. Ademais, também foi apresentado o cálculo do tempo de cada vetor dentro de cada sequência. Por fim, os resultados de simulação foram apresentados para comprovar a validade da estratégia de modulação vetorial abordada.

No próximo capitulo, as modulações apresentadas nessa Tese são comparadas usando critérios de eficiência.

6 ANÁLISE DOS RESULTADOS COMPARATIVOS DAS MODULAÇÕES PROPOSTAS

Este capítulo apresenta os resultados de simulação dos sistemas de modulação propostos. As técnicas de modulação foram capazes de regular as tensões nos capacitores flutuantes. Além disso, a qualidade das tensões sintetizadas e a eficiência do FCC foram diferentes para cada um dos métodos. Alguns artigos na literatura já fizeram comparativos de modulações para o conversor multinivel FCC de três níveis, como pode-se ver em (JOCA, D. R.; et al., 2015), que apresenta quatro técnicas de modulação distintas e as THD's resultantes.

Nesta seção serão feitas análises da qualidade das tensões sintetizadas, usando duas formas de medir essa qualidade como a THD e a DF1. Os métodos de modulação comparados neste trabalho são os seguintes: modulação PSM, modulação descontínua DM e modulação *space vector* SVM. Para que a comparação seja efetiva, os parâmetros utilizados entre as três técnicas aqui comparadas têm que ser aproximadamente os mesmos. Portanto, as simulações foram realizadas com os mesmos valores de indutâncias, capacitâncias e cargas. Assim, buscou-se equivalência no número de comutações, frequência de chaveamento e índice de modulação.

Como pode-se ver, a Figura 6.1 apresenta os pulsos PWM das chaves não barradas da modulação PWM. Já a Figura 6.2 apresenta os pulsos da modulação DM, e a Figura 6.3 apresenta os pulsos da modulação SVM. Com isso, é possível verificar que o número total de comutações para essas chaves é aproximadamente igual nos três casos analisados.



Figura 6.1 - Pulsos PWM de controle das chaves não barradas para modulação PSM.

Fonte: próprio autor.

Figura 6.2 – Pulsos PWM de controle das chaves não barradas para modulação DM.



Fonte: próprio autor.



Figura 6.3 - Pulsos PWM das chaves não barradas para modulação SVM.

6.1 TRANSFORMADA RÁPIDA DE FOURIER (FFT)

A primeira análise comparativa realizada é feita com o auxílio da FFT e apresentada por meio de gráficos. Foram realizadas FFT's das tensões PWM sintetizadas de fase e de linha de cada uma das modulações (PSM, DM e SVM). Além disso, para verificar a influência do índice de modulação nas modulações estudadas, utilizou-se três índices de modulação distintos que foram de m = 0.9, m = 0.6 e m = 0.3. Os gráficos foram realizados com as amplitudes do sinal nas abcissas e com a ordem de cada hormônica nos eixos coordenados até a centésima ordem.

As Figuras 6.4 a 6.6 mostram as FFT's da modulação PSM, onde o espectro de tensão de fase e tensão de linha apresentados. Mesmo com a atuação do controle de tensões dos FC's, o comportamento se dá como mostrado no capítulo 1. A presença do primeiro grupo de harmônicos ocorre nas bandas laterais de f_{ch} tanto na tensão de fase como de linha.

Já as Figuras 6.7 a 6.9 mostram as FFT's da modulação DM, o comportamento dos espectros ocorre como a modulação por disposição de portadora PD como mostrado no capítulo 1 desta tese.

Para as FFT's da modulação SVM mostradas nas Figuras 6.10 a 6.12 apresentaram os menores níveis de espectro entre as três modulações desta tese. No espectro das tensões de fase ocorre, nos três índices de modulação apresentados, um alto valor de terceiro harmônico, porém, os harmônicos impares são cancelados nas tensões de linha.





Figura 6.5 – Transformada de Fourier para modulação PSM com m = 0,6. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.



Fonte: próprio autor.

Figura 6.6 – Transformada de Fourier para modulação PSM com m = 0,3. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.



Figura 6.7 – Transformada de Fourier para modulação DM com m = 0,9. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.







Fonte: próprio autor.

Figura 6.9 – Transformada de Fourier para modulação DM com m = 0,3. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.





Figura 6.10 – Transformada de Fourier para modulação SVM com m = 0,9. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.

Fonte: próprio autor.

Figura 6.11 – Transformada de Fourier para modulação SVM com m = 0,6. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.





Figura 6.12 – Transformada de Fourier para modulação SVM com m = 0,3. (a) Espectro da tensão de fase e (b) espectro da tensão de linha.

6.2 DISTORÇÃO HARMÔNICA TOTAL (THD)

A distorção harmônica também é uma boa forma de expressar a qualidade de uma forma de onda de tensão ou corrente. Portanto, também será feita uma análise das características da Distorção Harmônica Total (THD) das estratégias apresentadas nesse trabalho. Esse método de comparação é dado pela análise de componentes indesejáveis no espectro de frequência da modulação em PWM, após o cálculo da Transformada de Fourier (FFT), que são chamadas de distorções na tensão ou corrente de saída relativas a uma forma de onda senoidal. Sabendo que a tensão v(t) de saída de um conversor é uma função periódica com período T, (6.1) mostra o cálculo do valor RMS. Esses equacionamentos estão detalhados em (HOLMES, LIPO, 2003).

$$\boldsymbol{V}_{RMS} = \sqrt{\frac{1}{T} \int_{0}^{T} \boldsymbol{v}(t)^{2} dt}.$$
(6.1)

Sendo a v(t) periódica, o valor da sua THD pode ser expresso pelo somatório das componentes harmônicas da função em RMS, retorna a média quadrática dada por (6.2).

$$THD_{\nu} = \sqrt{\left(\frac{V_0}{V_{1RMS}}\right)^2 + \sum_{n=2,3\dots}^{\infty} \left(\frac{V_{nRMS}}{V_{1RMS}}\right)^2}.$$
 (6.2)

Assumindo que as porções negativa e positiva da função são simétricas, então, considera-se $V_0 = 0$, desta forma o resultado é dado por (6.3).

$$THD_{v} = \sqrt{\sum_{n=3,5,7...}^{\infty} \left(\frac{V_{n}}{V_{1}}\right)^{2}}.$$
 (6.3)

Portanto, os resultados obtidos de THD de tensão variando o índice de modulação são mostrados na Tabela 6.1.

Í.,	THDPSM	THDDM	THDsvm	
Indice	(%)	(%)	(%)	
0,9	52,558	41,885	33,538	
0,6	84,656	60,327	44,531	
0,3	134,361	131,545	103,424	

Tabela 6.1 – Valores de THD de tensão de linha.

Fonte: próprio autor.

6.3 FATOR DE DISTORÇÃO DE PRIMEIRA ORDEM

Como o conversor multinivel FCC apresentou o primeiro grupo de harmônicas nas frequências em torno e acima da frequência da portadora, um filtro passa baixa de primeira ordem é suficiente para eliminar essas harmônicas. Para isso, a simulação foi realizada com um filtro *L* de primeira ordem que se mostrou adequado e com bons resultados. Com isso, uma forma de qualificar o desempenho do conversor é usar um método que leve em conta o filtro usado. Nesse caso, utiliza-se o fator de distorção de primeira ordem (DF1) que é o valor da distorção harmônica total normalizada em relação a frequência da fundamental, o valor da indutância do filtro e a tensão do barramento CC. Esse fator é mais representativo em termos de comparação entre métodos de modulação PWM do que a própria THD.

Definindo a distorção harmônica da corrente da mesma maneira que para a tensão, chega-se a expressão (6.4).

$$THD_{\nu} = \sqrt{I_0^2 + \sum_{n=3,5,7...}^{\infty} I_n^2}.$$
 (6.4)

A forma de onda de corrente é dependente da impedância de carga e, como tal, não pode ser prevista ou caracterizada com antecedência. No entanto, em muitas aplicações, a carga pode ser caracterizada por uma indutância com perdas, isto é, por uma indutância com uma resistência relativamente pequena, mas não trivial.

Nesse caso, as amplitudes da corrente harmônica podem ser aproximadas pela expressão (6.5).

$$I_n = \frac{V_n}{n\omega_1 L}.$$
(6.5)

Em que ω_1 é a frequência angular da fundamental da corrente expressa em rad/s, *n*=2,3,4,... é a ordem da harmônica.

r---

Retirando a componente CC de (6.4) e dividindo por (6.5).

$$THD_{i} = \frac{1}{\omega_{1}L} \sqrt{\sum_{n=2}^{\infty} \left(\frac{V_{n}}{n}\right)^{2}}.$$
(6.6)

Ainda, normalizando a tensão em relação a tensão do barramento CC, a frequência angular da fundamental e a indutância do filtro, $E/\omega_1 L$, então, define-se o fator de distorção de primeira ordem como em (6.7).

$$DF1 = \frac{1}{E} \sqrt{\sum_{n=2}^{\infty} \left(\frac{V_n}{n}\right)^2}.$$
(6.7)

Índice	DF1 _{PSM}	DF1 _{DM}	DF1 _{svm}
0,9	8,042	6,703	6,676
0,6	9,865	5,277	5,299
0,3	1,256%	0,139	0,819

Tabela 6.2 – Valores de DF1 de tensão de linha.

Fonte: próprio autor.

Com os resultados obtidos e amostrados na Tabelas 6.1 e 6.2, é possível tomar algumas conclusões sobre a eficiência de cada modulação.

6.4 CONCLUSÕES

Este capítulo faz a análise da qualidade das modulações propostas nesse trabalho. Uma observação que é esperada pela sua percepção da técnica de modulação PSM que não utiliza os níveis de tensão mais próximos mostrou-se menos eficiente sob o ponto de vista de THD e DF1.

Nesse trabalho, pesquisou-se três modulações distintas, duas delas baseadas em portadora e uma modulação que não tem a portadora como base de comparação. As modulações PSM e DM baseadas em portadora. A modulação DM demonstrou um bom desempenho e em DF1 de m=0,3 supera a modulação SVM.

7 CONSIDERAÇÕES FINAIS

7.1 CONCLUSÃO GERAL

Essa tese de doutorado fez um breve estudo das técnicas de modulação mais utilizadas atualmente. Também foi realizada uma revisão bibliográfica contendo um resumo das modulações mais importantes para os conversores multiníveis. Assim, a tese baseou-se na busca das melhores modulações aplicadas ao conversor multinivel com FCC, fez-se estudos de estratégias de modulação que melhorem a eficiência e a qualidade de energia entregue pelo conversor FCC.

A primeira técnica de modulação PSM foi apresentada para evidenciar que é menos eficiente no sentido de THD e DF1, em que, se outras técnicas fossem menos eficientes que essa, então não haveria sentido investir nela. Assim, a PSM se comporta aqui como um ponto de partida para as outras serem estudadas. Entretanto, é importante salientar que a PSM é a técnica mais simples de implementar e de mais baixo esforço computacional.

Foram abordadas duas técnicas de modulação baseadas em portadora (PSM, DM) e uma técnica de modulação não baseadas em portadora (SVM). Verificou-se que as técnicas baseadas em portadora são mais simples de implementar e requerem baixo esforço computacional, e podem ser implementadas sem uso de *hardware* adicional. Porém, essas modulações não têm flexibilidade de atuação como a SVM. Com relação à modulação SVM, observou-se que é mais complexa, necessita de dispositivo microprocessado potente e com recursos de *hardware* avançados. Contudo, mostrou-se muito eficiente em termos de THD e DF1 aplicada ao FCC, que usou critérios de projeto *off-line,* fazendo essa técnica ficar em melhor eficiência frente às demais. Entretanto, quando se aumenta o número de níveis, já não é viável se fazer esse tipo de modulação, dada a enorme quantidade de vetores possíveis que se formarão.

7.2 CONTRIBUIÇÕES DESTA TESE

A principal contribuição desse trabalho foi a comparação entre três modulações propostas, que foram extraídas de técnicas bem conhecidas na literatura, mas com abordagens que buscassem a melhoria dessas para aplicações ao FCC como, por exemplo, regular as tensões nos FC's. Já a contribuição desse trabalho para a modulação PSM está no algoritmo proposto para regular as tensões nos FC's, que pode ser observada nos resultados apresentados no Capítulo 3, em que as tensões convergem para o seu valor nominal rapidamente. Outra contribuição dessa Tese para a modulação DM é a apresentação de um algoritmo que regula as tensões dos FC's aplicado ao FCC com bons resultados, conforme apresentado no Capítulo 6. Além disso, uma contribuição para a modulação SVM, com um algoritmo off-line, trouxe ferramentas visuais (grafos) para facilitar a criação de sequências de vetores. Essas ferramentas podem ser utilizadas para montar diversas sequências de vetores para vários critérios previamente escolhidos, conforme foram utilizados nesse trabalho. Como mostrado no Capítulo 5, a utilização de critérios de projeto, como: um par de comutações para cada mudança de vetor com o diagrama UPC; regular as tensões nos FC's com as sequências zero, positivas e negativas e a utilização dos três vetores mais próximos (N3V).

7.3 PROPOSTAS PARA TRABALHOS FUTUROS

Para trabalhos futuros, pode-se citar:

• Apresentar resultados experimentais das modulações PSM, DM e SVM propostas;

 Comparar os resultados experimentais com os resultados de simulação já obtidos das estratégias de modulação;

• Trabalhos foram publicados em congressos da área de eletrônica de potência, buscar publicação destes resultados em revistas da área.

8 REFERÊNCIAS

ABDELHAKIM, A., FELLOW, P. M., SPIAZZI, G. Three-Phase Three-Level Flying Capacitors Split-Source Inverters: Analysis and Modulation, IEEE Transactions on Industrial Electronics, vol. 64, no.6, July 2017, pp. 4571-4580

ALESINA, A.; VENTURINI, M., Solid-state power conversion: A Fourier analysis approach to generalized transformer synthesis, Circuits and Systems, IEEE Transactions on Industrial Electronics, vol.28, no.4, pp. 319- 330, Apr 1981.

AMINI, J.; VIKI, A. H.; RADAN, A.; MOALLEM, M., A General Control Method for Multilevel Converters Based on Knapsack Problem. IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 32, nº 1, Jan. 2017.

; VIKI, A. H.; RADAN, A.; MOALLEM, M., A General Active Capacitor Voltage Regulating Method for L-Level M-Cell N-Phase Flying Capacitor Multilevel Inverter with Arbitrary DC Voltage Distribuition. IEEE Transactions on Industrial Electronics, vol. 63, n° 5, May. 2016.

ANTONIEWICZ, K.; JASINSKI, M.; KAZMIERKOWSKI, M., MALINOWSKI, M., Model Predictive Control for Three-Level Four-Leg Flying Capacitor Converter Operating as Shunt Active Power Filter. IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, vol. 63, nº 8, Aug. 2016.

BHAGWAT, P. M.; STEFANOVIC, V. R. Generalized structure of a multilevel PWM inverter. IEEE Transactions on Industry Applications, v. 16-19, n. 6, p. 1057-1069, Nov 1983.

BIZON, N.; M. OPROESCU, Hysteretic Fuzzy Control of The Boost Converter, International Conference on Electronics, Computers and Artificial Intelligence -ECAI'05, S2 1-10, published by University of Pitesti, ISSN 1453–119, 2005.

CALAIS, M.; BORLE, L. J.; AGELIDIS, V. G. Analysis of multicarrier PWM methods for a single-phase five level inverter. In: **2001 IEEE 32nd Annual Power Electronics Specialists Conference**, 2001, v. 3, p. 1351-1356, ISSN 0275-9306.

CAMARGO, R. F., BOTTERÓN, F., PINHEIRO, H., GRUNDLING, H. A., PINHEIRO, J. R., HEY, H. L. Discrete control of three-phase four-leg PWM inverter. IEEE PESC Conference Rec.: CD-ROM, 2002.

CARNIELUTTI, F.; PINHEIRO, H. Hybrid modulation for asymmetrical cascaded multilevel converters under fault conditions. In: IEEE Annual Power Electronics Specialists Conference, 2013, p. 155-160, ISSN 2165-0454.

; PINHEIRO, H.; RECH, C. Space vector modulation for asymmetrical cascaded multilevel converters. In: XI Brasilian Power Electronics Conference, 2011, p. 238-243, ISSN 2165-0454.

CARRARA, G. et al. A new multilevel PWM method: a theoretical analysis. In: 21ST Annual IEEE Conference on Power Electronics Specialists. 1990, p. 363-371.

CASADEI, D., SERRA, G., TANI, A., ZARRI, L. Matrix converter modulation strategies: A new general approach based on space-vector representation of the switch state. In: IEEE Transactions on Power Electronics, 49(2): 370-381, 2002.

CELANOVIC, N.; BOROYEVICH, D. A fast space vector modulation algorithm for multilevel three phase converters, In: IEEE Transactions on Power Electronics, v.37, n. 3, p. 637-641, 2001.

CHEN, H. C.; LU, C. Y.; LIEN, W. H.; CHEN, T. H. Active capacitor voltage balancing control for three-level flying capacitor boost converter based on average behavior circuit model, In: IEEE Transactions on Industry Applications, DOI 10.1109/TIA.2018.2876031, 2018.

CHIASSON, J. N.; OZPINECI, B.; TOLBERT, L. M.; A five-level three-phase hybrid cascade multilevel inverter using a single dc source for a pm synchronous motor drive. In: APEC 2007 – Twenty-Second Annual IEEE Applied Power Electronics Conference and Exposition. 2007, p. 1504-1507, ISSN 1048-2334.

DAHIDAH, M.S.A.; AGELIDIS, V.G.; Selective harmonic elimination PWMcontrol for cascaded multilevel voltage source converters: a generalizedformula, IEEE Transaction on Power Electronics, vol. 23, no. 4, July 2008, pp. 1620-1630.

ENJETI, P. N.; ZIOGAS, P. D.; LINDSAY, J. F. **Pragrammed PWM Techniques to Eliminate Harmonics: A Critical Evaluation.** IEEE Transactions on Industry Applications, v. 26, n. 2, p. 302-316, Mar 1990.

ENJETI, P. N.; JAKKLI, R. **Optimal control strategies for neutral point clanped (NPC) inverter topology.** IEEE Transactions on Industry Applications, v. 28, n. 3, p. 558-566, May 1992.

GUPTA, A. K. et al.; Multilevel inverter topologies with reduced divice count: A review, In: IEEE Transactions on Power Electronics, v. 31, n. 1, p. 135-151. Jan 2016, ISSN 0885-8993.

HAGIWARA, M.; MAEDA, R.; AKAGI, H.; , **Control and Analysis of the Modular Multilevel Cascade Converter Based on Double-Star Chopper-Cells (MMCC-DSCC)**, Power Electronics, IEEE Transactions on , vol.26, no.6, pp.1649-1658, June 2011.

HOCHGRAF, C.; LASSETER, R.; DIYAN, D.; LIPO, T. A.; **Comparison of multilevel inverters for static VAr compensation**. Proceedings of 1994 IEEE Industry Applications Society Annual Meeting. doi:10.1109/ias.1994.377528

HOLMES, D. G.; LIPO, T. A pulse width modulation for power converters: principles and practice. 1° ed. NY, 2003.

HOLTZ, J. **Pulse width modulation-** A survey. IEEE Transactions on Industrial Electronics, v. 39,, n. 5, p. 410-420, Oct. 1992, ISSN 0278-0046.

HUANG, C. H.; TSENG, C. A two-phase computational scheme for solving bang-bang control problems, LLC - Optim Eng. 7, pp. 445–458, 2006.

HUBNER, L., BOROYEVICH, D. Space vector modulated three-phase to three-phase matrix converter with input power factor correction. IEEE Transactions Industry Applications, 31(6): 1234-1246, 1995.

IQBAL, A.; MERAJ, M.; TARIQ, M.; LODI, K. L.; MASWOOD, A. I.; RAHMAN, S.; Experimental Investigation and Comparative Evaluation of Standard Level Shifted Multi-Carrier Modulation Schemes With a Constraint GA Based SHE Techniques for a Seven-Level PUC Inverter, IEEE Access, vol. 7, July, 2019, pp. 100605-100617.

IMTHIAS, M.; KRISNA, R.; YADAV, A. K.; GOPAKUMAR, K.; UMANAND, L.; CECATI, C.; Minimization of Switched Capacitor Voltage Ripple in a Multilevel Dodecagonal Voltage Space Vector Structure for Drives, IEEE Transactions on Industrial Electronics, vol. 67, no. 1, January, 2020, pp 126-135.

KRISHNA, R. A.; SURESH, L. P. A brief review on multi level inverter converter topologies. In: International Conference on Circuit, Power and Computing Technologies, p. 1-6, 2016.

JABR, R. A.; Solution trajectories of the harmonic-elimination problem, IEE Proc. Electr. Power Applicat., vol. 153, no. 1, pp. 97–104, Jan. 2006.

JOCA, D. R.; et al; Analysis of a modulation technique applied to FC inverter for THD reduction, Applied Power Electronics Conference and Exposition (APEC) 2015 IEEE, pp. 2261-2268, 2015.

LAI, Y. S., SHYU, F. S. Investigations into the performance of multilevel PWM methods at low modulation indices. IEEE Industry Society Annual Meeting (LAS), p. 603-610, 2001.

LI, L.; CZARKOWSKI, D.; LIU, Y.; PILLAY, P. Multilevel selective harmonic elimination PWM technique in series-connected voltage inverters. In: IEEE Transactions on Industry Applications, v. 36, n. 1, p. 160-170, Jan 2000.

LIAO, J.; CORZINE, K.; FERDOWSI, M. A new control method for single-dc-source cascaded h-bridge multilevel converters using phase-shift modulation. In: 2008 – Twenty-Second Annual IEEE Applied Power Electronics Conference and Exposition. 2008, p. 886-890, ISSN 1048-2334.

LIAO, Z.; LEI, Y.; PILAWA-PODGURSKI, R. C. Analysis and design of a high power density flying capacitor multilevel boost converter for high step-up conversion, In: IEEE Transaction Power Electronics, DOI 10.1109, 2018.

MALEKJAMSHIDI, Z. et al. A comparative study on characteristics of major topologies of voltage source multilevel inverters. In: IEEE Innovative Smart Grid Technologies, p. 612-617, 2014, ISSN 2378-8534.

MALINOWSKI, M.; GOPAKUMA, K.; RODRIGUEZ, M.; PEREZ, M. A. A survey on cascaded multilevel inverters. IEEE Transactions on Industrial Electronics, 57(7):2197–2206, July 2010.

MARZOUGHI, A.; BURGOS, R.; BOROYEVICH, D. Investigating impact of emerging medium-voltage sic mosfets on medium-voltage high-power industrial motor drives. IEEE Journal of Emerging and Selected Topics in Power Electronics, pages 1–1, 2018.

MEYNARD, T. A.; FOCH, H. Multilevel conversion: high voltage choppers and voltage-source inverters. In: Power Electronics Specialists Conference, 1992, p. 397-403, v. 1.

MCGRATH, B. P., HOLMES, D. G., LIPO, T. A. Optimized space vector switching sequences for multilevel inverters. IEEE PESC Conference Rec.: p. 1123–1129, 2001.

; MEYNARD, T.; GATEAU, G.; HOLMES, D. G. **Optimal modulation of flying** capacitor and multicell converters using a state machine decoder. In: IEEE TRANSACTIONS ON POWER ELETRONICS, v. 22, MAR 2007.

RICCIOTTI, A.; NICOLINI, A.; CARNIELUTTI, F.; PINHEIRO, H. Circulating current control for carrier-based discountinuous modulation in inverters with parallel legs. In: IEEE Conference, 2016.

RODRIGUES, J.; LAY, J. S.; PENG, F. Z. P.; Multilevel inverters: a survey of topologies, controls, and applications. IEEE Transactions on Industrial Electronics, 49(4):724–738, Aug 2002.

; BERNET S.; Wu, B. J.; PONTT, O.; KOURO, S. Multilevel voltage-sourceconverter topologies for industrial medium-voltage drives. IEEE Transactions on Industrial Electronics, 54(6):2930–2945, Dec 2007.

ROJAS, R., OHNISHI, T., SUZUKI, T. An improved voltage vector control method for neutral-point-clamped inverters. IEEE Transactions on Power Electronics, 10(6): 666-672, 1995.

RONANKI, D.; WILLIAMSON, S. S. **Generalized svpwdm-based capacitor voltage balancing for modular multilevel converters**. In: IEEE 12TH International Conferenceon Compatibility, Power Electronics and Power Engineering (CPE-POWERENG 2018), p. 1-6, April 2018.

SILVA, M. M., NICOLINI, A., PINHEIRO, H. Voltage balancing in flying capacitor converter multilevel using space vector modulation, IEEE PEDG Conference, 2017.

; TOEBE, A.; PINHEIRO, H. Modulação descontínua para conversor de capacitor flutuante com controle de tensão dos capacitores. In: SOBRAEP, 2018.

; Nicolini, A.; Zucuni, J.; Pinheiro, H.; **Optimized Model Predictive Control Space Vector Modulation for Three Level Flying Capacitor Converters**, COMPEL, 2018;

SIRIROJ, S.; LAI, J. S., LIU, T. H.; **Optimum harmonic reduction with a wide range of modulation indexes for multilevel inverters**, IEEE-IAS Annu. Meeting, Rome, Italy, Oct. 2000, pp. 2094–2099.

SIRISUKPRASERT, S., LAI, J. S., LIU, T. H. **Optimum harmonic reduction with a wide range of modulation indexes formultilevel converters.** IEEE Transactions Industry Eletronics, v. 49, n. 4, p. 875-881, Ago 2002.

STILLWEL, A.; PILAWA-PODGURSKI, R. C. A 5-level flying capacitor multilevel converter with integrated auxiliary power supply and start-up. In: IEEE Transaction Power Eletronics, DOI 10.1109, 2018.

SUH, B. S.; SINHA, G.; MANJREKAR, M. D.; LIPO T. A. Multilevel power convesion – Na overview of topologies and modulation strategies. International Conference on Optimization of Electrical and Electronic Equipaments, p. AD11-AD24, 1998.

PATEL, H. S., HOFT, R. G. Generalized techniques of harmonic elimination and voltage control in thyristor invertes: Part I – Harmonic elimination. IEEE Transactions on Industry Applications, v. 9, n. 3, p. 310-317, May 1973.

TOLBERT, L. M.; CHIASSON, J. N.; ZHONG, D.; MacKENZIE, K. J., Elimination of harmonics in a multilevel converter with nonequal dc sources, IEEE Trans. Ind. Applicat., vol. 4, pp.75 2005.

; PENG, F. Z., HABETLER, T. G. **Multilevel converters for large electric drives**. IEEE Transactions on Industry Applications, v. 35, n. 1, p. 36-44, Jan 1999.

WATANABE, H.; SAKURABA, T. Development of DC to single-phase AC voltage source inverter with active power decoupling based on flying capacitor dc/dc converter. In: IEEE Transactions on Power Eletronics, v. 33, n. 6, Jun 2018.

XU, P.; XIAOQIONG, H.; PENGCHENG, H.; HONGJIAN, L.; SHIBIN, G.; ZELIANG, S.; **Opposite Vector Based Phase Shift Carrier Space Vector Pulse Width Modulation for Extending the Voltage Balance Region in Single-Phase 3LNPC Cascaded Rectifier**, IEEE Transactions on Power Electronics, v. 32, n. 9, Sep. 2017.

ZHANG, R.; BOROYEVICH, D.; PRASAD, V. H. A three-phase inverter with a neutral leg with space vector modulation. IEEE APEC Proc., (2): 864–870, 1997.