



**UFSM**

**Dissertação de Mestrado**

**ANÁLISE COMPARATIVA DE CONVERSORES  
MONOFÁSICOS APLICADOS À CORREÇÃO DE FATOR DE  
POTÊNCIA**

---

**Fernando Beltrame**

**PPGEE**

**Santa Maria, RS, Brasil**

**2009**

**ANÁLISE COMPARATIVA DE CONVERSORES  
MONOFÁSICOS APLICADOS À CORREÇÃO DE FATOR DE  
POTÊNCIA**

---

por

**Fernando Beltrame**

Dissertação apresentada ao Curso de Mestrado do Programa de Pós-Graduação em Engenharia Elétrica, Área de Concentração em Processamento de Energia, da Universidade Federal de Santa Maria (UFSM, RS) como requisito parcial para a obtenção do grau de **Mestre em Engenharia Elétrica.**

**PPGEE**

**Santa Maria, RS, Brasil**

**2009**

---

© 2009

Todos os direitos autorais reservados a Fernando Beltrame. A reprodução de partes ou do todo deste trabalho só poderá ser com autorização por escrito do autor.

Endereço: Rua do Acampamento, 599, apto 201. Santa Maria, RS, 97050-003.

Fone (055)9628-7801; Endereço eletrônico: [engbeltrame@yahoo.com.br](mailto:engbeltrame@yahoo.com.br)

---

**Universidade Federal de Santa Maria**  
**Centro de Tecnologia**  
**Programa de Pós-Graduação em Engenharia Elétrica**

A Comissão Examinadora, abaixo assinada,  
aprova a Dissertação de Mestrado

**ANÁLISE COMPARATIVA DE CONVERSORES MONOFÁSICOS**  
**APLICADOS À CORREÇÃO DE FATOR DE POTÊNCIA**

elaborada por  
**Fernando Beltrame**

como requisito parcial para obtenção do grau de  
**Mestre em Engenharia Elétrica**

**COMISSÃO EXAMINADORA:**

---

**José Renes Pinheiro, Dr.**  
(Presidente/Orientador)

---

**Felix Alberto Farret, Dr. (UFESM)**

---

**Mário Lúcio da Silva Martins, Dr. (UTFP)**

Santa Maria, 14 de Julho de 2009.

*Para Públío e Elisabete, meus pais,  
para Douglas e Rafael, meus irmãos,  
e para Alguém6, minha namorada.*

# Agradecimentos

Ao professor José Renes Pinheiro, por sua amizade, colaboração e por me conceder a oportunidade de realizar este trabalho sob sua orientação.

Aos professores co-orientadores, pela amizade, conhecimento e experiência transmitidos no decorrer do Mestrado/Doutorado, contribuindo de forma relevante na elaboração deste trabalho.

Aos colegas do GEPOC, Daniel Damasceno, Cleber Zanatta, Johninon Imhoff, Jumar Russi, Mario Martins, Diogo Cândido, Alexandre Bülow, Vanessa Colpo e Dreifus Costa que de alguma forma colaboraram com o desenvolvimento deste trabalho e pelos fortes laços de amizade criados entre nós.

Aos amigos do NUPEDEE e da PPGEE, em especial aos funcionários Luiz Fernando e Cleonice, que colaboraram na realização desse trabalho.

À Universidade Federal de Santa Maria e à CAPES pelo apoio financeiro indispensável para a realização de uma pesquisa de qualidade.

A Deus.

“Se eu pudesse deixar algum sentido a você, deixaria o acesso ao sentimento de amor à vida dos seres humanos. Deixaria para você, o respeito àquilo que é indispensável, além do pão, o trabalho, além do trabalho a ação. E quando tudo, por acaso, lhe faltasse, um segredo: o de buscar no interior de si mesmo a resposta e a força para encontrar a saída”.

(Gandhi)

## **RESUMO**

Dissertação de Mestrado  
Programa de Pós-Graduação em Engenharia Elétrica  
Universidade Federal de Santa Maria

### **ANÁLISE COMPARATIVA DE CONVERSORES MONOFÁSICOS APLICADOS À CORREÇÃO DE FATOR DE POTÊNCIA**

AUTOR: ENG. FERNANDO BELTRAME  
ORIENTADOR: DR. ENG. JOSÉ RENES PINHEIRO  
Santa Maria, 12 de Agosto de 2009.

Esse trabalho apresenta um estudo e uma análise comparativa de conversores monofásicos aplicados à correção de fator de potência que estejam de acordo com as normas internacionais IEC 61000-3-4 (limitação de harmônicos) e CISPR 22 (limitação dos níveis de interferência eletromagnética) para aplicações de alta potência. Os conversores estudados foram os conversores Boost, o conversor Boost Intercalado, com duas células operando com uma defasagem de  $180^\circ$  entre si, e o conversor Dual Boost. Tais conversores são utilizados como estágio de entrada em fontes de equipamentos da tecnologia da informação. Todos os conversores apresentam a mesma tensão de entrada e saída, e a mesma corrente de entrada. Os conversores foram projetados para apresentarem a mesma taxa de distorção harmônica da corrente de entrada (THD) para que, dessa forma, todos tenham o mesmo filtro de entrada. A implementação das leis de controle foi realizada através de um controlador digital com o uso de um microcontrolador de 16 bits.

Todos os conversores foram primeiramente estudados e são apresentados nesta dissertação. Os parâmetros analisados para a comparação das topologias foram: fator de potência, taxa de distorção harmônica, perdas nos dispositivos semicondutores e magnéticos, volume dos dissipadores e materiais magnéticos, interferência eletromagnética conduzida, eficiência e custos.

Palavras-Chave: Boost, Boost Intercalado, Dual Boost, Correção do Fator de Potência.

## **ABSTRACT**

Master Dissertation  
Programa de Pós-Graduação em Engenharia Elétrica  
Universidade Federal de Santa Maria

### **ANÁLISE COMPARATIVA DE CONVERSORES MONOFÁSICOS APLICADOS À CORREÇÃO DE FATOR DE POTÊNCIA**

AUTHOR: ENG. FERNANDO BELTRAME  
RESEARCH SUPERVISOR: DR. ENG. JOSÉ RENES PINHEIRO  
Santa Maria, August 12th, 2009.

This work presents a study and a comparative analysis of high power single-phase converter applied to power factor correction in according to the international standards IEC 61000-3-4 (harmonics limitation) and CISPR 22 (electromagnetic interference limitation) for high power applications. The converters studied were the conventional boost converter, the interleaved boost converter, with two cell operating with a delay angle of  $180^\circ$  between each other, and the dual boost converter. Such converters are used in front-end modules of information technology equipment. All converters have the same input and output voltage and the same input current. The converters were projected to provide the same total input harmonic distortion (THD), with the idea of using the same input filter. Implementation of the control laws was performed through a digital control with the use of a 16 bits microcontroller.

All converters were, first of all, studied and presented in this dissertation. The analyzed parameters for comparison were: power factor, total harmonic distortion (THD), semiconductor losses and magnetic losses, heat-sinks volume and magnetics volume, conducted electromagnetic interference, performance and costs.

Keywords: Boost, Interleaved Boost, Dual Boost, Power Factor Correction.

## LISTA DE FIGURAS

Figura 2-1: Conversor <i>Boost</i> aplicado a PFC, $V_{in}$ - Tensão de entrada, $L$ – indutor <i>boost</i> , $C$ – capacitor de saída, $D$ – diodo <i>boost</i> , $S$ – chave semicondutora. ....	23
Figura 2-2: Conversor Boost PFC. ....	24
Figura 2-3: Ondulação de alta frequência da corrente de entrada do conversor <i>Boost</i> operando em Modo de Condução Contínuo. ....	29
Figura 2-4: Conversor <i>Boost</i> operando em CCM - 1ª etapa de operação. ....	30
Figura 2-5: Conversor Boost operando em CCM - 2ª etapa de operação. ....	30
Figura 2-6: Formas de onda típicas de conversor Boost em Modo de Condução Contínua. (a) Tensão no indutor e corrente no capacitor. (b) Corrente no indutor, chave, diodo e tensão na chave. (c) Forma de onda típica da corrente do conversor Boost operando em CCM. ....	31
Figura 2-7: Ondulação de alta frequência da corrente de entrada, para o modo de condução contínua. ....	33
Figura 2-8: Forma de onda típica da corrente da chave do Conversor Boost. ....	35
Figura 2-9: Ondulação de alta frequência da corrente de entrada do conversor <i>Boost</i> operando em Modo de Condução Descontínuo. ....	39
Figura 2-10: Formas de onda de conversor elevador de tensão, operando como PFP no modo de condução descontínuo. ....	39
Figura 2-11: Conversor <i>Boost</i> operando em DCM - 1ª etapa de operação. ....	39
Figura 2-12: Conversor <i>Boost</i> operando em DCM - 2ª etapa de operação. ....	40
Figura 2-13: Conversor <i>Boost</i> operando em DCM - 3ª etapa de operação. ....	40
Figura 2-14: Formas de onda típicas de conversor Boost em Modo de Condução Descontínua. (a) Tensão no indutor. (b) corrente de entrada em DCM e corrente no diodo. (c) Corrente na chave, no indutor, no diodo e tensão na chave. ....	41
Figura 3-1: Conversor boost com duas chaves semicondutoras em paralelo. ....	45
Figura 3-2: Conversor <i>boost</i> com duas células em paralelo. ....	46
Figura 3-3: Correntes nos indutores ( $I_{L1}$ e $I_{L2}$ ) e corrente de entrada ( $I_{in}$ ) do conversor boost intercalado com duas células em paralelo. ....	47
Figura 3-4: Sinais de comando das chaves para $D_s \geq 0,5$ . ....	51
Figura 3-5: Etapas de operação do Boost intercalado em CCM na região onde $D_s \geq 0,5$ . ....	51
Figura 3-6: Sinais de comando das chaves para $D_s \leq 0,5$ . ....	52
Figura 3-7: Etapas de operação do Boost intercalado em CCM na região onde $D_s \leq 0,5$ . ....	52
Figura 3-8: Etapas de operação do Boost intercalado em DCM na região onde $D_s \geq 0,5$ . ....	53
Figura 3-9: Etapas de operação do Boost intercalado em DCM na região onde $D_s \leq 0,5$ . ....	54
Figura 3-10: Etapas de operação do Boost intercalado em DCM na região onde $D_s \leq 0,5$ . ....	55
Figura 3-11: Etapas de operação do Boost intercalado em DCM na região onde $D_s \leq 0,5$ . ....	55
Figura 4-1: Conversor Dual Boost. (a) Circuito de potência do conversor Dual Boost simétrico. ....	59

Figura 4-2: Conversor Dual Boost. ....	60
Figura 4-3: Conversor Dual Boost em CCM, etapa 1, semi-ciclo positivo.....	64
Figura 4-4: Conversor Dual Boost em CCM, etapa 2, semi-ciclo positivo.....	65
Figura 4-5 - Conversor Dual Boost em CCM, etapa 1, semi-ciclo negativo.....	65
Figura 4-6 - Conversor Dual Boost em CCM, etapa 2, semi-ciclo negativo.....	65
Figura 4-7 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo positivo .....	66
Figura 4-8 - Conversor Dual Boost em DCM, etapa 2, semi-ciclo positivo .....	66
Figura 4-9 - Conversor Dual Boost em DCM, etapa 3, semi-ciclo positivo .....	66
Figura 4-10 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo negativo .....	67
Figura 4-11 - Conversor Dual Boost em DCM, etapa 2, semi-ciclo negativo .....	67
Figura 4-12 - Conversor Dual Boost em DCM, etapa 3, semi-ciclo negativo .....	67
Figura 5-1: Curva Característica $V_{ce}(\theta) \times I_{ce}(\theta)$ do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E. .....	73
Figura 5-2: Aproximação curva característica $V_{ce}(\theta) \times I_{ce}(\theta)$ do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E. ....	73
Figura 5-3: Curva Característica $E_{on}(\theta) \times I_c(\theta)$ e $E_{off}(\theta) \times I_c(\theta)$ do IGBT. (a) IRG50B60PD1,.....	74
Figura 5-4 : Aproximação das Curva Característica $E_{on}(\theta) \times I_c(\theta)$ do IGBT. (a) IRG50B60PD1, .....	74
Figura 5-5: Aproximação da s Curva Característica $E_{off}(\theta) \times I_c(\theta)$ do IGBT. (a) IRG50B60PD1,.....	75
Figura 5-6: Curva Característica $V_f(\theta) \times I_f(\theta)$ do diodo. (a) 30EPH06, (b) 10ETF06S. ....	76
Figura 5-7: Aproximação das Curvas Característica $V_f(\theta) \times I_f(\theta)$ do diodo. (a) 30EPH06,.....	76
Figura 5-8: Energia da recuperação reversa do diodo em função da corrente de condução. (a) 30EPH06, (b) 10ETF06S. ....	78
Figura 5-9: Aproximação das Curvas Característica $Q_{rr}(I_f) \times di/dt$ do diodo para interpolação. (a) 30EPH06, (b) 10ETF06S. ....	78
Figura 5-10: Curva Característica do diodo 30EPH06 para cálculo das perdas de recuperação reversa do diodo na chave. (a) $t_{rr} \times di/dt$ , (b) $Q_{rr} \times di/dt$ .....	79
Figura 5-11: Aproximação das curvas características do diodo 30EPH06 para cálculo das perdas de recuperação reversa do diodo na chave. (a) $t_{rr} \times di/dt$ , (b) $Q_{rr} \times di/dt$ .....	80
Figura 5-12: Aproximação da curva característica da corrente $I_f(\theta) \times I_{rr}(\theta)$ do diodo 10ETF06S. ....	81
Figura 5-13: Curva característica da corrente $I_f(\theta) \times I_{rr}(\theta)$ do diodo 10ETF06S. ....	81
Figura 5-14: Curva Característica $V_f(\theta) \times I_f(\theta)$ da Ponte Retificadora KBPC50. ....	82
Figura 5-15: Aproximação da curva característica $V_f(\theta) \times I_f(\theta)$ da Ponte Retificadora KBPC50.....	82

Figura 5-16: Curva característica $V_{ce}(\theta) \times I_{ce}(\theta)$ dos diodos intrínsecos do IGBT IRGP30B60KD-E. .....	83
Figura 5-17: Aproximação da curva característica $V_{ce}(\theta) \times I_{ce}(\theta)$ dos diodos intrínsecos do IGBT IRGP30B60KD-E. ....	83
Figura 5-18: Modelo Térmico Equivalente dos semicondutores. ....	83
Figura 5-19: Variação da Resistência Térmica com a diferença de Temperatura. ....	85
Figura 5-20: Comprimento do Dissipador através do Fator de Correção do Comprimento. ....	85
Figura 5-21: Comparação das Perdas dos conversores . ....	86
Figura 5-22: Comparação do Comprimento dos dissipadores dos conversores para 5 perfis diferentes de dissipadores. ....	86
Figura 5-23: Comparação do Volume dos dissipadores dos conversores para 5 perfis diferentes de dissipadores. ....	87
Figura 6-1: Mecanismos de acoplamento/propagação de distúrbios eletromagnéticos: (a) Acoplamento galvânico, (b) Acoplamento capacitivo, (c) Acoplamento indutivo, (d) Acoplamento através campos magnéticos distantes. ....	91
Figura 6-2: Interferência Eletromagnética Conduzida: (a) Caminho para o ruído de modo diferencial, (b) Caminho para ruído de modo comum. ....	93
Figura 6-3: Caminho de circulação do ruído de modo diferencial na etapa PFC do conversor Boost. ....	94
Figura 6-4: Caminho de circulação do ruído de modo diferencial na etapa PFC do conversor Boost Intercalado. ....	94
Figura 6-5: Caminho de circulação do ruído de modo diferencial na etapa PFC do conversor Dual Boost no semi-ciclo positivo e negativo. ....	95
Figura 6-6: Circuito equivalente da circulação de ruído de modo diferencial para o conversor Boost e Dual Boost. ....	95
Figura 6-7: Circuito equivalente da circulação de ruído de modo diferencial para o conversor Boost Intercalado. ....	96
Figura 6-8: Curva de Impedância do Indutor Boost. ....	96
Figura 6-9: Impacto das capacitâncias parasitas do Indutor Boost no ruído de modo diferencial. ....	97
Figura 6-10: Efeito da recuperação Reversa do diodo sobre o ruído de modo diferencial. ....	97
Figura 6-11: Caminho de circulação do ruído de modo comum na etapa PFC. ....	98
Figura 6-12: Caminho de circulação do ruído de modo comum na etapa PFC do conversor Boost Intercalado. ....	98
Figura 6-13: Caminho de circulação do ruído de modo comum na etapa PFC do conversor Dual Boost. ....	99
Figura 6-14: Circuito equivalente da circulação de ruído de modo comum para o conversor Boost ....	99

Figura 6-15: Circuito equivalente da circulação de ruído de modo comum para o conversor Boost Intercalado.....	99
Figura 6-16: Circuito equivalente da circulação de ruído de modo comum para o conversor Dual Boost, semi-ciclo positivo.....	99
Figura 6-17: Circuito equivalente da circulação de ruído de modo comum para o conversor Dual Boost, semi-ciclo negativo.....	100
Figura 6-18: Formas de onda da tensão na chave com e sem a utilização de técnicas soft-switch.....	102
Figura 6-19: <i>Loop</i> de alta $di/dt$ .....	105
Figura 6-20: Nó com alto $dv/dt$ .....	105
Figura 6-21: Redução das áreas de irradiação utilizando o entrelaçamento dos caminhos de corrente (a) no indutor e (b) nas trilhas do PCB.....	106
Figura 6-22: Diminuição dos loops aproximando as vias.....	107
Figura 6-23: Impacto do espaçamento entre a trilha e o plano de terra na capacitância parasita.....	108
Figura 6-24: Localização incorreta dos componentes do filtro de EMI.....	108
Figura 6-25 : Correta localização dos componentes do filtro de EMI.....	108
Figura 6-26: Comportamento da interferência eletromagnética devido ao acoplamento entre os componentes.....	109
Figura 6-27: Correta localização dos capacitores e indutores para evitar acoplamentos.....	109
Figura 6-28: Localização do Indutor e do capacitor para evitar acoplamentos (a) Incorreta posicionamento, (b) correto posicionamento.....	109
Figura 6-29: :Capacitância parasita entre o dispositivo semicondutor e o chassi.....	110
Figura 6-30: :Redução da capacitância parasita entre o dispositivo semicondutor e o dissipador com inserção de uma capacitância série entre o dispositivo semicondutor e o chassi.....	111
Figura 6-31:Capacitância parasita entre o dispositivo semicondutor e o dissipador.....	111
Figura 6-32: Redução da capacitância parasita entre o dispositivo semicondutor e o dissipador com inserção de uma capacitância série entre o dissipador e o terra.....	112
Figura 6-33: Redução da capacitância parasita entre o dispositivo semicondutor e o dissipador com inserção de uma capacitância série entre o dispositivo semicondutor e o dissipador.....	112
Figura 6-34: (a) Estrutura do Filtro PI que atua em ambos os tipos de ruído conduzido. (b) Circuito equivalente do filtro PI.....	113
Figura 6-35: Circuitos equivalentes para o filtro PI balanceado segundo o tipo de ruído. (a) Circuito equivalente para filtragem do ruído de modo comum. (b) Circuito equivalente para filtragem do ruído de modo diferencial.....	114
Figura 6-36: Setup para medição de EMI conduzida.....	114
Figura 6-37: Obtenção das frequências de corte do ruído de modo diferencial e comum.....	115
Figura 6-38: Princípios do Separador de Ruído.(a) Separação do ruído de modo diferencial, (b) Separação do ruído de modo comum.....	117

Figura 6-39: Interferência Eletromagnética do conversor Boost e Limites da Norma IEC 62040-2...	117
Figura 6-40: Interferência Eletromagnética do conversor Dual Boost, Limites da Norma IEC 62040-2. .....	118
Figura 6-41: Interferência Eletromagnética do conversor Boost Intercalado e Limites da Norma IEC 62040-2. ....	118
Figura 6-42: Modelo Equivalente do Indutor. ....	119
Figura 6-43: Foto dos Indutores Implementados. (a) Indutor Boost, (b) Indutor Boost Intercalado, (c) Indutor Dual Boost. ....	119
Figura 6-44: Circuito equivalente do Indutor Boost Medido. ....	120
Figura 6-45: Circuito equivalente do Indutor Boost Intercalado Medido. ....	120
Figura 6-46: Circuito equivalente do Indutor Dual Boost Medido. ....	121
Figura 6-47: Interferência Eletromagnética do conversor Boost considerando o modelo do indutor e Limites da Norma IEC 62040-2. ....	121
Figura 6-48: Interferência Eletromagnética do conversor Boost Intercalado considerando o modelo do indutor e Limites da Norma IEC 62040-2. ....	122
Figura 6-49: Interferência Eletromagnética do conversor Dual Boost considerando o modelo do indutor e os Limites da Norma IEC 62040-2. ....	122

## LISTA DE TABELAS

Tabela 3-1: – Lógica de comutação .....	50
Tabela 5-1: Semicondutores utilizados nos conversores.....	72
Tabela 5-2: Perfis de dissipadores escolhidos.....	84
Tabela 5-3: Comprimento dos dissipadores para cada conversor para 5 perfis de dissipador.....	86
Tabela 5-4: Volume dos dissipadores para cada conversor para 5 perfis de dissipador .....	87
Tabela 6-1: Valores obtidos nas aproximações das curvas – Indutores.....	120

## SIMBOLOGIA E ABREVIATURAS

$\delta_{ij}$	Desvio de cada uma das tensões de linha
$\eta$	Rendimento
$\lambda_L$	Fator de Potência
$\sigma_n$	Soma dos valores normalizados das fontes CC em uma fase
$\tau$	Desequilíbrio de Tensão
$\Delta\phi_j$	Ângulo de defasagem entre a tensão de linha do $j$ -ésimo enrolamento secundário e a tensão de linha do $n$ -ésimo enrolamento secundário
$\phi_L$	Ângulo do fator de potência
$\Psi_j$	Nível de comparação usado na estratégia de modulação da $j$ -ésima célula H-bridge
ASD	<i>Adjustable-Speed Drive</i> (Acionamento com Velocidade Variável)
CA	Corrente alternada
CC	Corrente contínua
CSI	<i>Current Source Inverter</i> (Inversor Alimentado em Corrente)
D	Diodos
DF1	<i>First Order Distortion Factor</i> (Fator de Distorção de Primeira Ordem)
DF2	<i>Second Order Distortion Factor</i> (Fator de Distorção de Segunda Ordem)
$dV/dt$	Taxa de variação de tensão
$E_{off}$	Energia perdida em uma transição de <i>turn-off</i>
$E_{on}$	Energia perdida em uma transição de <i>turn-on</i>
$E_{rec}$	Energia perdida na recuperação reversa do diodo
$f$	Frequência da tensão da rede pública de energia
FLC	<i>Flying Capacitor</i> (Inversor com capacitores de grampeamento)
$f_{max}$	Frequência máxima de comutação
$f_{min}$	Frequência mínima de comutação
$f_p$	Frequência das portadoras
$f_r$	Frequência do sinal de referência
$f_s$	Frequência de comutação dos interruptores da célula com a menor fonte de tensão
$f(t)$	Função no domínio do tempo

GTO	<i>Gate Turn-Off Thyristor</i>
$h$	<i>h-ésimo componente harmônico</i>
H-bridge	Inversor monofásico em ponte completa
$I$	Corrente
$I_{cc}$	Fonte de corrente contínua
$I_{cc,j}$	Valor médio da corrente de entrada da $j$ -ésima célula
$I_d$	Corrente média do barramento CC
IGBT	<i>Insulated Gate Bipolar Transistor</i>
IGCT	<i>Integrated Gate-Commutated Thyristor</i>
$I_L$	Corrente de linha da rede
$I_{load}$	Corrente de carga
$I_{m1}, i_{m2}, i_{m3}$	Corrente média na entrada das células H-bridge
$I_{max}$	Corrente máxima
$I_{med}$	Corrente média
$I_V$	Corrente de entrada do conversor
$m$	Número de níveis
$m_a$	Índice de modulação de amplitude
$m_f$	Índice de modulação de frequência
$n$	Número de células conectadas em série por fase
$\mathbb{N}$	Conjunto dos números naturais
$N_{min}$	Velocidade mínima do motor
$N_{max}$	Velocidade máxima do motor
NPC	<i>Neutral Point Clamped</i> (Inversor com Ponto Neutro Grampeado)
$N_0$	Velocidade nominal do motor
$P_{al}$	Potência ativa na saída do conversor
$P_{comut}$	Perdas de comutação
$P_{Cond}$	Perdas de condução
PDS	<i>Power Drive System</i> (Sistema de acionamento de alta potência)
$P_L$	Potência ativa total de entrada
POD	<i>Phase Opposition Disposition</i> (Disposição em Oposição de Fases)
$P_{rec}$	Perdas de recuperação reversa
$P_{turn-off}$	Perdas de <i>turn-off</i>
$P_{turn-on}$	Perdas de <i>turn-on</i>

p.u.	Quantidade por unidade
PWM	<i>Pulsewidth Modulation</i> (Modulação por Largura de Pulso)
$P_2$	Potência ativa de saída do conversor
$\Re$	Conjunto dos números reais
$R_{CE}$	Resistência da componente resistiva de $v_{ce}(\theta)$
$R_f$	Resistência da componente resistiva de $v_f(\theta)$
RMS	<i>Root Mean Square</i>
RPM	Rotações por minuto
$S$	Interruptores principais
$S_a$	Potência aparente na saída do conversor
SCR	<i>Silicon Controlled Rectifier</i>
$S_L$	Potência aparente de entrada
SW	<i>Switch</i> (Interruptor controlado)
$S_2$	Potência aparente de saída do conversor
$T$	<i>Período</i>
THD	<i>Total Harmonic Distortion</i> (Distorção Harmônica Total)
$U_{méd}$	Média das tensões de entrada
$U_d$	Tensão média do barramento CC
$U_L$	Tensão de linha da rede
$U_{12}, U_{23}, U_{31}$	Tensões de linha
$v_a(t), v_b(t), v_c(t)$	Tensões instantâneas de saída nas fases $a, b$ e $c$
$V_{cc}$	Tensão do barramento CC
$V_{CE}$	Queda de tensão direta no IGBT para $i_{load} = 0$
$V_{CMD}$	Tensão de comando dos interruptores
$V_F$	Queda de tensão direta no diodo para $i_{load} = 0$
VFD	<i>Variable Frequency Drive</i> (Acionamento com Variação de Frequência)
$V_j$	Valor normalizado do degrau de tensão sintetizado pela $j$ -ésima célula
$V_{out}$	Tensão de saída
VSI	<i>Voltage Source Inverter</i> (Inversor alimentado em tensão)
$V_{TM}$	Queda de tensão direta no GTO para $i_{load} = 0$

# SUMÁRIO

<b>Lista de Figuras .....</b>	<b>8</b>
<b>Lista de Tabelas .....</b>	<b>13</b>
<b>Simbologia e Abreviaturas .....</b>	<b>14</b>
<b>Capítulo 1 21</b>	
<b>Introdução</b>	
1.1. Motivação .....	21
1.2. Estado-da-Arte .....	21
1.3. Objetivos .....	21
1.4. Organização do trabalho .....	21
<b>Capítulo 2 Conversor Boost .....</b>	<b>23</b>
2.1. Introdução.....	23
2.2. Características do Conversor Boost.....	23
2.3. Modo de Condução Contínuo do Conversor Boost .....	28
2.4. Etapas de Operação Modo de Condução Contínuo .....	29
2.5. Projeto do Indutor Boost - CCM .....	32
2.6. Projeto do Capacitor de Saída.....	34
2.7. Análise da Corrente nos Semicondutores – CCM .....	35
2.8. Modo de Condução Descontínua do Conversor Boost.....	38
2.8.1 Etapas de Operação - Modo de Condução Descontínua.....	39
2.9. Análise e equacionamento do Conversor Boost operando em DCM.....	42
2.9.2 Projeto do Indutor Boost - DCM .....	43
2.9.3 Análise da Corrente nos Semicondutores - DCM .....	44
<b>Capítulo 3 Conversor Boost Intercaldo .....</b>	<b>45</b>

	18
3.1. Introdução.....	45
3.2. Etapas de Operação.....	50
3.2.1 Modo de Condução Contínua (CCM) .....	51
3.2.2 Modo de Condução Descontínua (DCM).....	52
3.3. Projeto do Indutor Boost Intercalado .....	56
3.4. Projeto do Capacitor de Saída.....	57
3.5. Análise da Corrente nos Semicondutores – CCM .....	57
<b>Capítulo 4 Conversor Dual Boost.....</b>	<b>59</b>
4.1. Introdução.....	59
4.2. Características do Conversor Dual Boost.....	59
4.3. Etapas de Operação.....	64
4.3.1 Modo de Condução Contínua (CCM) .....	64
4.3.2 Modo de Condução Descontínua (DCM).....	65
4.4. Projeto do Indutor Dual Boost.....	68
4.5. Projeto do Capacitor Dual Boost .....	68
4.6. Cálculo da Corrente nos Semicondutores- CCM.....	68
4.7. Considerações Finais.....	70
<b>Capítulo 5 Perdas Semicondutores e Magnéticos.....</b>	<b>71</b>
5.1. Introdução.....	71
5.2. Perdas nos Semicondutores .....	71
5.2.1 Perdas por condução .....	71
5.2.2 Perdas por comutação .....	72
5.3. Cálculo das perdas.....	72
5.3.1 Perdas por Condução – Chaves Semicondutoras.....	73
5.3.2 Perdas por Comutação – Chaves .....	74
5.3.3 Perdas por Condução – Diodo .....	75

	19
5.3.4 Perdas por Comutação – Diodo .....	77
5.3.5 Perdas por Comutação – Diodo/Chave .....	79
5.4. Perdas por Condução – Ponte Retificadora .....	81
5.5. Projeto do dissipador.....	83
5.6. Projeto do Dissipador.....	86
5.7. Considerações Finais.....	87
<b>Capítulo 6 Interferência Eletromagnética.....</b>	<b>88</b>
7.1. Introdução.....	88
7.2. Interferência Eletromagnética.....	88
7.3. Normas e Regulamentações para Interferência Eletromagnética .....	92
7.4. Interferência Eletromagnética Conduzida .....	93
7.5. Interferência Eletromagnética Conduzida no PFC.....	94
7.6. Controle da Emissão do Ruído Eletromagnético Conduzido .....	100
7.6.1 Método Preventivo .....	100
7.6.2 Método Corretivo .....	112
6.6.2.1 Filtro de EMI.....	112
6.6.2.2 Projeto do Filtro de EMI.....	114
6.6.2.3 Separador de Ruído.....	116
7.7. Simulação de EMI Conduzida .....	117
7.7.1 Simulações de EMI Conduzida – Componentes Ideais.....	117
7.7.2 Simulações de EMI Conduzida – Componentes Não-Ideais.....	118
7.7.3 Modelo Equivalente do Indutor .....	119
7.7.4 Simulações de EMI Conduzida – Componentes Reais.....	121
7.8. Considerações Finais.....	122
<b>Capítulo 7 Resultados Experimentais .....</b>	<b>123</b>
7.1. Introdução.....	123

	20
7.2. Especificações dos protótipos.....	123
7.3. Especificações dos Dispositivos Semicondutores.....	124
7.3.1 Conversor Boost.....	124
7.3.2 Conversor Boost Intercalado .....	125
7.3.3 Conversor Dual Boost.....	126
7.4. Simulações dos Conversores .....	126
7.5. Resultados Experimentais.....	130
7.5.1 Modo de condução Descontínuo .....	130
7.5.2 Modo de Condução Misto .....	134
<b>Conclusões Gerais.....</b>	<b>135</b>
<b>Referências</b>	
<b>Apêndice A Instrumentação Aplicada para Medição das Grandezas .....</b>	<b>141</b>
<b>Apêndice B Controle Utilizado .....</b>	<b>149</b>

# Capítulo 1

## INTRODUÇÃO

---

### 1.1. Motivação

### 1.2. Estado-da-Arte

### 1.3. Objetivos

### 1.4. Organização do trabalho

Capítulo 1: O capítulo 1 introduz o tema conversores PFC (Power Factor Correction), salientando sua importância e crescente necessidade de utilização. Também é abordado o problema central discutido e desenvolvido nesta dissertação, assim como a topologia adotada e os motivos para a escolha.

Capítulo 2: Nesse capítulo é realizado um estudo do conversor Boost operando como PFC, bem como suas vantagens e desvantagens para essa aplicação. É apresentado também suas etapas de operação, bem como o projeto e dimensionamento de seus elementos.

Capítulo 3: Nesse capítulo é realizado um estudo do conversor Boost Intercalado operando como PFC, bem como suas vantagens e desvantagens para essa aplicação, da mesma forma que foi realizada para o conversor boost no capítulo 3.

Capítulo 4: Nesse capítulo é realizado um estudo do conversor Dual Boost operando como PFC, bem como suas vantagens e desvantagens para essa aplicação. É apresentado também suas etapas de operação, bem como o projeto e dimensionamento de seus elementos..

Capítulo 5: Esse capítulo apresenta as perdas calculadas nos semicondutores para as três topologias de conversores já mencionadas. São abordadas detalhadamente as perdas na ponte

retificadora, nas chaves e nos diodos *boost* para o projeto do dissipador. O capítulo é finalizado com comparação das perdas e volume dos dissipadores para as três topologias.

Capítulo 6: Esse capítulo aborda o problema da interferência eletromagnética gerada nos conversores de potência operando como PFC. São apresentadas as principais fontes geradoras de ruído e as formas de atenuação das mesmas para conformidade com as normas vigentes. Também são discutidas detalhadamente as etapas de projeto de filtros de EMI. O capítulo é finalizado com resultados experimentais da interferência eletromagnética conduzida com a utilização do filtro de EMI projetado.

Capítulo 7: Esse capítulo apresenta os resultados experimentais das três topologias abordadas neste trabalho. Primeiramente são apresentadas as especificações de todos os dispositivos semicondutores utilizados, bem como dos elementos passivos de cada montagem. A seguir, resultados de simulação e para finalizar resultados experimentais.

## Capítulo 2

# CONVERSOR BOOST

---

### 2.1. Introdução

As características como simplicidade, desempenho e rendimento tornaram o conversor Boost a topologia mais popular para correção do fator de potência. O conversor é composto por um indutor  $L$  (também chamado indutor *boost*), um capacitor de saída  $C$  e dois dispositivos semicondutores, uma chave semicondutora  $S$  e um diodo  $D$  (também chamado diodo *boost*), como mostrado na Figura 2.1.




Figura 2.1: Conversor Boost aplicado a PFC,  $V_{in}$  - Tensão de entrada,  $L$  - indutor *boost*,  $C$  - capacitor de saída,  $D$  - diodo *boost*,  $S$  - chave semicondutora.

### 2.2. Características do Conversor Boost

O conversor *Boost*, ou “conversor elevador” é uma das topologias mais populares entre os conversores CC aplicados à correção do fator de potência, Figura 2.2. Entre as vantagens deste conversor que o tornaram o mais popular conversor para a correção de fator de potencia, pode-se citar[1]:

- Simplicidade, consistindo de apenas é composto por um indutor  $L$  (também chamado indutor *boost*), um capacitor de saída  $C$ , uma ponte retificadora, uma chave e um diodo.
- Boa eficiência.

- Fácil projeto e controle, geralmente em modo de controle de corrente ou de tensão.
- Baixo Custo.
- Presença de um filtro inerente, filtro natural de corrente de entrada, o indutor boost e a localização do indutor, entre a rede elétrica e o barramento CC, não permite que variações bruscas de tensão na rede elétrica afetem diretamente o barramento CC.
- O indutor conectado na entrada ajuda a atenuar a emissão de alta frequência e facilita a obtenção da forma corrente (senoidal).
- Tal topologia também proporciona regulação da tensão de saída dc para fator de potencia unitário na entrada e reduz THD da corrente de entrada.
- Tem como característica a corrente de entrada ser contínua.




Figura 2.2: Conversor Boost PFC.

Na partida do conversor, antes dos seus componentes estarem energizados, a tensão no capacitor  $C$  é nula. Se o sistema for ligado diretamente à rede elétrica, a corrente de partida assumirá valores elevados, que poderão danificar o sistema. Sendo assim, o conversor *boost* necessita de um circuito de partida, que forneça energia ao capacitor de saída antes de o sistema entrar em funcionamento.

Devido a sua característica de ser um conversor elevador de tensão, o conversor Boost é adequado para utilizações com entrada universal de tensão (90~260Volts) [5]. Em regime permanente, a tensão no capacitor  $C$  deve ser obrigatoriamente maior que o pico da tensão de entrada, isto é, para um pré-regulador com entrada universal (90~260 V) a tensão de saída deve ser maior que  $260 \sqrt{2}$ , ou seja 367V.

Desta forma, para esta topologia poder operar como corretor do fator de potência, com entrada universal, é necessário que a tensão de saída tenha valores em torno de 380~400 Volts. Logo a tensão de saída é sempre maior do que a entrada e isso em alguns casos pode ser considerada como uma desvantagem. Dessa forma, quando esta tensão de saída é requerida ser menor do que a tensão de entrada, é necessária a utilização de outro conversor, conversor buck, por exemplo, como segundo estágio. Isso faz com que a eficiência total do

nosso circuito sofre uma diminuição pelo fato do conversor agora ser composto por dois estágios. E além disso, estes dois conversores ligados em conjunto, podem causar um fenômeno conhecido como “beat-frequency phenomenon”, o que nada mais é do que a interferência que um transiente ou distúrbio de um conversor interfere no outro, o qual pode não ser suprimido por filtro [7].

Ainda em relação a tensão de saída pode-se destacar o fato do capacitor de saída operar em alta tensão (a tensão de saída é maior do que o pico da tensão de entrada,  $V_o > V_{in}$ ), permitindo dessa forma valores relativamente menores de capacitância [5], e esta alta tensão permite ainda que o capacitor de saída armazene mais energia e com isso proporcionando um maior hold-up time ao sistema [8].

A corrente de entrada do conversor *boost* possui uma forma de onda triangular, devido à comutação da *S*, determinando a tensão sobre o indutor *L*. Quando *S* está conduzindo, a corrente no indutor *L* cresce linearmente. Quando *S* abre, a corrente no indutor decresce de forma linear. Se a corrente atinge zero, antes do próximo período de comutação, diz-se que o conversor está operando em modo de condução descontínuo (*DCM – Discontinuous Conduction Mode*). Se a chave *S* entra em condução antes da corrente no indutor atingir zero, diz-se que o conversor está operando em modo de condução contínuo (*CCM - Continuous Conduction Mode*).

O conversor *boost* operando com PFC tem sido largamente empregado para atender os requisitos exigidos pelas normas IEC 61000-3-2 e IEC 61000-3-4 que se refere a harmônicos de baixa-frequência. Esta solução, contudo, aumenta a geração de interferência eletromagnética conduzida da fonte de potência na faixa das altas frequências, pois este conversor apresenta harmônicos de alta frequência múltiplos da frequência de chaveamento. Como consequência, enquanto o conteúdo dos harmônicos de baixa-frequência da corrente esta de acordo com as normas com o uso do PFC, as normas referentes aos limites de EMI não são atendidas [9].

Quanto a interferência eletromagnética conduzida gerada por este conversor pode-se destacar o ruído de modo diferencial que é diretamente ligado a forma de onda triangular da corrente de entrada que flui através do indutor *boost* [10]. Já o ruído de modo comum é principalmente determinado pelo layout da placa e das capacitâncias parasitas presentes no circuito [10]. Logo, um projeto adequado do filtro de EMI e do circuito de layout para minimizar os efeitos da frequência de chaveamento do conversor na poluição da rede é de extrema importância [9].

Já o controle do conversor boost utilizado na correção do fator de potência é composto de uma malha interna de corrente, a qual é rápida e sofre uma atualização a cada período de chaveamento, e uma malha externa de tensão lenta, tendo uma atualização a cada período da rede. A malha de corrente faz com que a corrente de entrada e a tensão de entrada estejam em fase, logo, tem-se fator de potencia unitário e reduzido THD de corrente de entrada. Já a malha de tensão é responsável pela regulação da tensão de saída [11]. O controle do PFC convencional é usualmente composto de três tipos de sensores, um para tensão AC que será a referência senoidal, outro para a tensão DC, regulação da tensão de saída, e um sensor de corrente que farão com que a corrente esteja em fase com a tensão senoidal de referência [12].

Na prática, para se obter bons resultados, é necessário usar pelo menos um compensador proporcional-integral (PI) para a malha de corrente, e pelo menos um integrador para malha de tensão para garantir erro zero em regime permanente [11].

Pode ser citado ainda algumas características da topologia Boost aplicada a correção de fator de potência [5]:

- Apresenta fluxo de potência unidirecional;
- A chave semicondutora pode ser acionada sem a necessidade de circuitos isolados, pois a mesma está ligada diretamente ao ponto comum do sistema.
- Distorção da corrente de entrada no cruzamento por zero não existe neste conversor.
- A posição dos interruptores não permite proteção contra curto-circuito na carga ou sobre-corrente.
- Em aplicações na qual requer isolamento o boost não é recomendado, esta topologia não permite isolamento entre a entrada e a saída;
- Níveis de EMI que se propagam para o lado da linha.
- Em qualquer instante três semicondutores estão no fluxo da potência, aumentando perdas [13].

Como característica negativa desta topologia pode-se destacar as significativas perdas de recuperação reversa dos diodos rápidos utilizados. Devido às elevadas tensões de saída, o conversor boost exige a necessidade de um diodo de saída que proporcione uma rápida recuperação e que suporte estas elevadas tensões. Em frequências de chaveamento muito elevadas, geralmente estes diodos com rápida recuperação provocam perdas significativas durante a recuperação reversa, sob condições de chaveamento convencional (PWM – “Pulse Width Modulated”). Como resultado, a chave tem um grande pico de corrente (spikes) na entrada em condução, o causando elevadas perdas na entrada em condução da chave e e o

diodo sofre com elevadas perdas de turn-off. Outro problema causado pela recuperação reversa do diodo é a geração de interferência eletromagnética [14].

Este problema pode ser significativamente reduzidas, proporcionando uma elevada eficiência, em elevadas frequências de chaveamento, utilizando-se técnicas de comutação suave, como ZCS (“Zero Current Switching”) e a ZVS (“Zero Voltage Switching”). Estas técnicas consistem na utilização de circuitos que controlam as derivadas de corrente ( $di/dt$ ) e/ou de tensões ( $dv/dt$ ) durante as comutações. Como desvantagem, o emprego de técnicas de auxílio a comutação, “soft-switching”, apresentam certa complexidade e a adição de novos componentes acarretando em um aumento nos custos [14].

Um outro método para alcançar um elevado rendimento em conversores elevadores, empregando diodos de elevadas tensões com recuperação rápida, consiste em utilizar o conversor operando em modo de condução descontínuo (DCM) ou em modo de condução crítico CCM. Operando em DCM ou crítico, tem-se a vantagem do conversor operar sobre ZCS (Zero Current Switching). Com isso, as chaves principais ligam naturalmente sobre zero de corrente e as perdas da recuperação reversa do diodo são minimizadas acarretando em uma redução nas perdas por comutação dos diodos e chaves [15].

Além disso, o conversor boost operando em modo de condução descontínuo apresenta menores valores de indutância para especificar o indutor  $L$ , para garantir que o conversor opere em modo de condução descontínua em toda faixa de carga. A corrente de entrada naturalmente segue a tensão senoidal de entrada, logo a malha de corrente pode ser removida neste caso, simplificando o controle [16].

Entretanto, a operação em modo de condução descontínuo ou condução crítica produz picos de corrente que são no mínimo duas vezes maiores que a corrente média de entrada, durante um período de chaveamento, podendo causar perdas significativas nos dispositivos semicondutores, indesejável para aplicações de PFC de altas potências [17]. Apresenta também alto stress de corrente nos retificadores de entrada [8]. Além disso, operando em modo de condução crítica, a frequência de chaveamento é variável, o que exige um circuito de controle complexo. Largos filtros de EMI são requeridos em modo de condução descontínuo DCM [18], logo o conversor Boost em DCM não recomendável para altas aplicações de potência devido ao fato da grande distorção da corrente de entrada, reduzida eficiência, sendo limitado para baixas potências ( $>250W$ ) [2].

Outra característica negativa desta topologia é a distorção da corrente de entrada, causada pela influencia da capacitância parasita das chaves, a qual é afeta a forma de onda em modo de condução descontínuo. Tal capacitância ressona com o indutor boost, onde

a tensão de entrada é variável, estas oscilações podem ser uma fonte de instabilidade para o conversor, resultando em significativa distorção na corrente de entrada. Em modo de condução contínuo esta capacitância parasita causa somente perdas de condução [19].

No conversor *boost* operando em CCM, a corrente no indutor é sempre maior que zero. Nesta situação tem-se menores valores de corrente de pico, o que diminui as perdas em condução, em comparação com a operação DCM. Possui melhor qualidade na forma de onda da corrente de entrada, com menores valores de THD. O filtro de entrada é projetado para atenuar menores níveis de EMI conduzida pois sua corrente de entrada resulta em baixa interferência eletromagnética se comparado com outras topologias trabalhando como PFC, tais como conversor buck-boost e buck [20]. Operando em modo de condução contínuo (CCM) o conversor boost apresenta desvantagens como perdas de recuperação reversa do diodo. Como desvantagens, além dos problemas de recuperação reversa do diodo já mencionados, o conversor boost operando em modo de condução descontínuo apresenta largos indutores se comparado com o conversor operando em DCM. E em entradas universais o boost apresenta uma significativa degradação no desempenho sobre toda a faixa da tensão. Em 85V é muito menos eficiente do que operando em 265V, logo a densidade de potência é usualmente limitada para a toda faixa da tensão de entrada [21].

Nesse sentido, o conversor *boost* operando em modo de condução contínua se torna mais adequado para aplicações acima de 400W. Para valores nessa faixa de potência, a inclusão da malha de corrente se torna viável, onde as perdas em condução começam a se tornar mais significativas, tornando a operação em DCM pouco eficiente[4].

Resumindo, o conversor boost convencional operando como PFC é restrito em certa faixa de potência devido ao fato que para altas potências de saída pode produzir alto stress de tensão e corrente nos componentes do PFC, tais como a chave, diodo boost e indutor boost, [2], [3] e [6], logo tal topologia não é a mais recomendada para aplicações de altas potências.

### 2.3. Modo de Condução Contínuo do Conversor Boost

O conversor Boost operando em modo de condução contínuo (CCM) caracteriza-se pelo fato de a corrente no indutor sempre ser maior que zero, Figura 2.3, e tem sido a topologia mais utilizada como PFC devido as suas vantagens. Abaixo são citadas algumas características do conversor Boost operando em Modo de Condução Contínuo (CCM) **Erro! Fonte de referência não encontrada.**] e **Erro! Fonte de referência não encontrada.**]:

- Reduzida ondulação presente na corrente de entrada;

- Necessidade de realimentação da tensão de saída, e uma medida do valor instantâneo da tensão de entrada a fim de permitir o adequado controle da corrente absorvida da rede.
- Menores valores de corrente de pico, o que diminui as perdas em condução, em comparação com a operação DCM;
- O filtro de entrada é projetado para atenuar menores níveis de EMI conduzida;
- Possui melhor qualidade na forma de onda da corrente de entrada, com menores valores de THD;
- Problemas de estabilidade também são característicos, devido a não-linearidade do sistema.
- A operação CCM apresenta o problema da recuperação reversa do diodo *Boost*

Dessa forma, o conversor *Boost* operando em modo de condução contínuo (CCM) possui características que o tornam mais apropriado para correção de fator de potência em sistemas de média potência (acima de 500Watts) **Erro! Fonte de referência não encontrada.**].




Figura 2.3: Ondulação de alta frequência da corrente de entrada do conversor *Boost* operando em Modo de Condução Contínuo.

## 2.4. Etapas de Operação Modo de Condução Contínuo

1ª ETAPA ( $0, t_1$ ): Inicia quando a chave S é fechada no instante  $t = 0$ . O diodo D é polarizado reversamente, isolando o estágio de saída da fonte de alimentação  $I_L$ , que durante esta etapa é curto circuitada. A corrente de entrada flui através do indutor L e da chave S. Temos que a corrente da chave é igual a corrente do indutor ( $i_s = I_L$ ), enquanto que a corrente do diodo é zero ( $i_D = 0$ ). Esta etapa termina quando a chave S é aberta, Figura 2.4.




Figura 2.4: Conversor *Boost* operando em CCM - 1ª etapa de operação.

$$\begin{aligned} V_L &= V_{in} \\ i_c &= -\frac{V_o}{R} \end{aligned} \quad (2.1)$$

2ª ETAPA ( $t_1, T$ ): No momento em que a chave S é aberta, o diodo D entra em condução e a energia armazenada no indutor na etapa anterior passa para a carga. A corrente fluirá agora por L, D, C e pela carga; Nesta etapa a corrente da chave  $i_s$  é nula e a corrente do diodo é igual a do indutor ( $i_D = I_L$ .) A corrente no indutor L cai até que a chave semicondutora entre novamente em condução.




Figura 2.5: Conversor *Boost* operando em CCM - 2ª etapa de operação.

$$\begin{aligned} V_L &= V_{in} - V_o \\ i_c &= i_L - \frac{V_o}{R} \end{aligned} \quad (2.2)$$

Na Figura 2.6 pode ser visto as formas de onda da corrente no indutor, a corrente da chave, a corrente de carga e a tensão sobre a chave do conversor *Boost* operando em modo de condução contínua.




Figura 2.6: Formas de onda típicas de conversor Boost em Modo de Condução Contínua. (a) Tensão no indutor e corrente no capacitor. (b) Corrente no indutor, chave, diodo e tensão na chave. (c) Forma de onda típica da corrente do conversor Boost operando em CCM.

Considerando o ripple do corrente nulo precisamos calcular a componente dc da corrente do indutor, que é dado pelo seu valor médio. Substituindo as equações (2.1) e (2.2) na equação (2.3) obteremos:

$$\frac{1}{T_s} \int_0^{T_s} V_L(t).dt = (V_{in}).DT_s + (V_{in} - V_0).D'T_s = 0 \quad (2.3)$$

onde  $D$  é a razão cíclica e  $D' = (1 - D)$ .

Resolvendo temos que o ciclo de trabalho do conversor Boost operando em modo de condução contínuo varia com o valor instantâneo da tensão de entrada:

$$D(t) = 1 - \frac{V_{pico} \cdot \text{sen}(\omega t)}{V_0} \quad (2.4)$$

## 2.5. Projeto do Indutor Boost - CCM

Para circuitos que funcionam como uma fonte de corrente (boost, Cuk, SEPIC), após a ponte de diodos é necessário um indutor de entrada para o funcionamento adequado destes conversores. Se um indutor muito grande é utilizado, o ripple da corrente na entrada será pequeno, o que significa menor emissão de EMI conduzida de modo diferencial.

Por outro lado, se diminuirmos o tamanho do indutor boost, o ripple da corrente de entrada aumenta, exigindo maiores dimensões para o filtro de entrada. Dessa forma deve-se encontrar um ponto onde nem o volume do indutor de entrada, nem o volume do filtro de EMI de modo diferencial sejam penalizados.

Por esta razão 20% do valor de pico da corrente de entrada, para frequências acima de 25kHz, é um valor comumente utilizado para especificação do ripple máximo na corrente de entrada, pois não penaliza o volume do indutor de entrada, e mantém níveis toleráveis de emissão de EMI conduzida **Erro! Fonte de referência não encontrada.**].

Como já foi calculada a razão cíclica do conversor *Boost* é dada por:

$$D(\theta) = 1 - \frac{V_{pico} \cdot \sin(\theta)}{V_0} \quad (2.5)$$

A seguir, algumas equações importantes para futuras análises são mostradas. A corrente RMS de entrada com o conversor operando em Modo de Condução Contínua é dado por:

$$I_{in\_RMS} = \frac{P_0}{V_{in\_RMS} \cdot \eta} \quad (2.6)$$

O ripple pode ser calculado por:

$$\Delta I = V_p \cdot \sin(\theta) \cdot D \cdot \frac{T}{L} \quad (2.7)$$

Substituindo (2.5) em (2.7) tem-se:

$$\Delta I = \frac{T \cdot V_p}{L} \cdot \left[ \sin(\theta) - \frac{V_p}{V_0} \cdot \sin^2(\theta) \right] \quad (2.8)$$

A **Figura 2.7** mostra a corrente de entrada em função do tempo. Quando a chave semicondutora do conversor está em condução tem-se:

$$V_{pico} \cdot \sin(\omega t) = L \cdot \frac{\Delta I}{D(\theta) \cdot T_s} \quad (2.9)$$




Figura 2.7: Ondulação de alta frequência da corrente de entrada, para o modo de condução contínua.

Substituindo (2.9) em (2.8) obtém-se:

$$L \cdot \frac{\Delta I}{V_{Pico} \cdot T_s} = \text{sen}(\theta) - \frac{V_{Pico}}{V_0} \cdot \text{sen}^2(\theta) \quad (2.10)$$

Rearranjando:

$$\Delta I(\theta) = \frac{V_{Pico} \cdot T_s}{L} \left( \text{sen}(\theta) - \frac{V_{Pico}}{V_0} \cdot \text{sen}^2(\theta) \right) \quad (2.11)$$

A ondulação máxima de corrente, em função de  $\theta$ , depende da relação entre as tensões de entrada e de saída. O indutor Boost deve ser projetado para os pontos onde o ripple na corrente de entrada é máximo. Isto é, o valor de L irá determinar qual a relação máxima entre IL e  $\Delta I$ .

Num conversor com entrada universal, à medida que aumenta o valor eficaz da tensão de entrada, a corrente de entrada diminui, mantendo a potência na saída do conversor constante. Quanto menor for o valor de pico da corrente de entrada IL, maior terá de ser L para garantir o valor ripple máximo  $\Delta I$ .

Portanto, quanto maior a tensão de entrada do conversor menor será a sua corrente de entrada, e maior será a o valor da indutância L, para manter o nível máximo de ripple na corrente de entrada.

A partir da equação (2.11) pode-se determinar o valor da indutância. Rearranjando (2.11) tem-se:

$$\Delta I(\theta) = \frac{V_{Pico} \cdot \text{sen}(\theta)}{L \cdot f_s} - \frac{V_{Pico}^2 \cdot \text{sen}(\theta)^2}{V_0 \cdot L \cdot f_s} \quad (2.12)$$

Sabendo que:

$$D(\theta) = 1 - \frac{V_{pico} \cdot \text{sen}(\theta)}{V_0} \quad (2.13)$$

$$\frac{V_{pico} \cdot \text{sen}(\theta)}{V_0} = 1 - D(\theta) \quad (2.14)$$

$$V_i(\theta) = V_{pico} \cdot \text{sen}(\theta) \quad (2.15)$$

Logo:

$$V_i(\theta) = (1 - D(\theta)) \cdot V_0 \quad (2.16)$$

Substituindo a equação(2.16) em (2.12):

$$\Delta I(\theta) = \frac{V_i(\theta)}{L \cdot f_s} - \frac{V_i(\theta)}{L \cdot f_s} \cdot (1 - D(\theta)) \quad (2.17)$$

Rearranjando (2.17) e substituindo (2.16) obtemos:

$$\Delta I(\theta) = \frac{V_i(\theta)}{L \cdot f_s} \cdot D(\theta) = \frac{V_0}{L \cdot f_s} \cdot (1 - D(\theta)) \cdot D(\theta) \quad (2.18)$$

Logo para obter-se o máximo valor de uma função deriva-se e iguala-se a zero:

$$\frac{d[D(\theta) - D(\theta)^2]}{d\theta} = 0 \quad (2.19)$$

$$1 - 2D(\theta) = 0 \quad (2.20)$$

Com isso temos o máximo valor de  $D(\theta)$ :

$$D(\theta) = \frac{1}{2} \quad (2.21)$$

Substituindo esse valor na equação (2.18), temos a equação utilizada para se calcular a indutância do conversor *Boost* em função da tensão de saída e do máximo ripple:

$$L = \frac{V_0}{4 \cdot f_s \cdot \Delta i_{m \text{ a x}}} \quad (2.22)$$

## 2.6. Projeto do Capacitor de Saída

A determinação do capacitor de saída pode ser determinada por dois parâmetros: o ripple máximo sobre o capacitor, ou o hold-up time, que é o tempo máximo para o barramento CC atingir o seu valor de regime permanente, após distúrbios de carga. O segundo critério foi o escolhido. Os outros parâmetros que irão determinar a escolha do capacitor são a potência e a ondulação máxima no barramento CC **Erro! Fonte de referência não encontrada.] Erro! Fonte de referência não encontrada.].** A equação que determina o valor de C é:

$$C = \frac{2 \cdot P_o \cdot t_h}{V_0^2 - V_{0\_min}^2} \quad (2.23)$$

Onde:

$P_o$  – Potência de saída do sistema;

$t_h$  - Tempo de hold-up time;

$V_o$  – Tensão de saída nominal;

$V_{o\_Min}$  – Valor de tensão mínimo no barramento CC.

## 2.7. Análise da Corrente nos Semicondutores – CCM

### Corrente na chave

Uma típica forma de onda, como a corrente na chave do conversor Boost, Figura 2.8 é modulada pela largura do pulso, com ambos a razão cíclica e o pico de corrente variando com a tensão de entrada. Quando a frequência de chaveamento é muito maior que a frequência da linha, o valor RMS pode ser aproximado como uma integral dupla. O quadrado da corrente é primeiro integrado para encontrar seu valor médio sobre um período de chaveamento, e o resultado é então integrado para encontrar o valor médio sobre o período de linha AC.

Diversas aproximações são desenvolvidas, a qual permite relativamente simplificar as expressões escritas para os valores rms e médio para as correntes dos estágios de potência do conversor **Erro! Fonte de referência não encontrada.**].

Logo o valor rms da corrente da chave do conversor pode ser definida como:

$$I_{Srms} = \sqrt{\frac{1}{T_{ac}} \int_0^{T_{ac}} i_S^2(t).dt} \quad (2.24)$$

onde  $T_{ac}$  é o período da forma de onda da entrada. A integral pode ser expressa como uma soma das integrais sobre todo o período de chaveamento em um período da rede de entrada:

$$I_{Srms} = \sqrt{\frac{1}{T_{ac}} \cdot T_s \sum_{n=1}^{T_{ac}/T_s} \left( \frac{1}{T_s} \int_{(n-1)T_s}^{nT_s} i_S^2(t).dt \right)} \quad (2.25)$$

onde  $T_s$  é o período de chaveamento.




Figura 2.8: Forma de onda típica da corrente da chave do Conversor Boost.

A quantia dentro dos parênteses é o valor médio de  $i_s^2$  sobre  $n$  períodos de chaveamento. O somatório pode ser aproximado por uma integral no caso em que  $T_s$  é muito menor que  $T_{ac}$ . Esta aproximação corresponde a tomar o limite com  $T_s$  tendendo a zero, como segue:

$$\begin{aligned}
 I_{Srms} &= \sqrt{\frac{1}{T_{ac}} \cdot \lim_{T_s \rightarrow 0} \left[ T_s \sum_{n=1}^{T_{ac}/T_s} \left( \frac{1}{T_s} \int_{(n-1)T_s}^{nT_s} i_S^2(\tau) \cdot d\tau \right) \right]} \\
 &= \sqrt{\frac{1}{T_{ac}} \cdot \int_0^{T_{ac}} \left[ \frac{1}{T_s} \int_t^{t+T_s} i_S^2(\tau) \cdot d\tau \right] \cdot dt} \quad (2.26) \\
 &= \sqrt{\left\langle \left\langle i_S^2(T) \right\rangle_{T_s} \right\rangle_{T_{ac}}}
 \end{aligned}$$

Assim  $i_s^2(t)$  é a primeira média sobre um período de chaveamento. O resultado é então a média sobre o período do sinal de entrada.

Para o conversor Boost, a corrente na chave  $i_s(t)$  é igual a corrente de entrada quando a chave conduz, e é igual a zero quando a chave está bloqueada. Logo, o valor médio de  $i_s^2(t)$  sobre um período de chaveamento é:

$$\left\langle i_S^2 \right\rangle_{T_s} = \frac{1}{T_s} \cdot \int_0^{t+T_s} i_s^2(t) \cdot dt = d(t) \cdot i_{ac}^2(t) \quad (2.27)$$

Se a tensão de entrada é dada por:

$$V_{ac}(t) = V_{pico} |\sin \omega t| \quad (2.28)$$

então a corrente será:

$$i_{ac}(t) = \frac{V}{R_e} |\sin \omega t| \quad (2.29)$$

onde  $R_e$  é a resistência equivalente do conversor na entrada. Com a tensão de saída constante  $V_0$ , e a razão cíclica da chave obtida pela relação:

$$\frac{V_0}{V_{ac}(t)} = \frac{1}{1-d(t)} \quad (2.30)$$

Substituindo a equação (2.28) em (2.30) temos que:

$$d(t) = 1 - \frac{V_{pico}}{V_0} |\sin \omega t| \quad (2.31)$$

Substituindo a eq. (2.29) e (2.31) em (2.27) temos a seguinte expressão:

$$\langle i_S^2 \rangle_{T_S} = \frac{V^2}{R_e^2} \cdot \left(1 - \frac{V_{pico}}{V_0} |\sin \omega t|\right) \cdot \sin^2(\omega t) \quad (2.32)$$

E agora substituindo em (2.26) tem-se que:

$$I_{S\_rms} = \sqrt{\frac{1}{T_{ac}} \int_0^{T_{ac}} \langle i_S^2 \rangle_{T_S} dt} = \sqrt{\frac{1}{T_{ac}} \int_0^{T_{ac}} \frac{V^2}{R_e^2} \cdot \left(1 - \frac{V_{pico}}{V_0} |\sin \omega t|\right) \cdot \sin^2(\omega t) dt} \quad (2.33)$$

Simplificando, e integrando somente em um período de meio ciclo de rede  $T_{ac}/2$  já que a corrente se repete no semi-ciclo positivo temos:

$$I_{S\_rms} = \sqrt{\frac{1}{\pi} \cdot \frac{V^2}{R_e^2} \int_0^{\pi} \left[ \sin^2(\omega t) - \frac{V_{pico}}{V_0} \cdot \sin^3(\omega t) \right] dt} \quad (2.34)$$

Resolvendo a equação (2.34) temos que a corrente rms na chave:

$$I_{S\_rms} = \frac{V_M}{\sqrt{2} \cdot R_e} \sqrt{1 - \frac{8}{3\pi} \cdot \frac{V_{pico}}{V_0}} = I_{ac\_rms} \sqrt{1 - \frac{8}{3\pi} \cdot \frac{V_{pico}}{V_0}} \quad (2.35)$$

Segundo os mesmos passos apresentados anteriormente, mas agora para a corrente média na chave, temos a seguinte equação:

$$\bar{I}_S = I_{ac\_rms} \cdot \frac{2\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{V_{pico}}{V_0}\right) \quad (2.36)$$

E a corrente de pico na chave definida como:

$$I_{S\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I \quad (2.37)$$

### Corrente no Diodo

Da mesma forma que foi realizada o equacionamento da corrente na chave, pode-se fazer para verificar a corrente rms e média do diodo, nas equações abaixo.

Na equação (2.38) temos a equação que define a corrente rms no diodo, já na equação (2.39) temos a corrente média, e na equação (2.40) temos o valor da corrente de pico:

$$I_{D\_rms} = I_{dc} \cdot \sqrt{\frac{16}{3\pi} \cdot \frac{V_0}{V_{pico}}} \quad (2.38)$$

$$\bar{I}_D = I_{dc} \quad (2.39)$$

$$I_{D\_pico} = 2 \cdot I_{dc} \cdot \frac{V_o}{V_{pico}} \quad (2.40)$$

### Corrente na Ponte Retificadora

Corrente média em cada diodo da Ponte retificadora pode ser dada pela equação (2.41) e sua corrente rms em cada diodo é calculada pela equação (2.42), mostradas abaixo:

$$\begin{aligned} \bar{I}_D &= \frac{1}{2\pi} \cdot \int_0^{\pi} \sqrt{2} \cdot I_{ac\_RMS} \cdot \text{sen}(wt) \cdot dt + \frac{1}{2\pi} \cdot \int_{\pi}^{2\pi} 0 \cdot dt \\ \bar{I}_D &= \frac{\sqrt{2}}{\pi} \cdot I_{ac\_rms} \end{aligned} \quad (2.41)$$

$$\begin{aligned} I_{D\_RMS} &= \sqrt{\frac{1}{2\pi} \cdot \int_0^{\pi} (\sqrt{2} \cdot I_{ac\_RMS} \cdot \text{sen}(wt) \cdot dt)^2 + \frac{1}{2\pi} \cdot \int_{\pi}^{2\pi} (0)^2 \cdot dt} \\ I_{D\_rms} &= \frac{\sqrt{2}}{2} \cdot I_{ac\_rms} \end{aligned} \quad (2.42)$$

A corrente de pico nos diodos da ponte retificadora é a corrente de pico de entrada acrescida do ripple da corrente, (2.43).

$$I_{D\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I \quad (2.43)$$

## 2.8. Modo de Condução Descontínua do Conversor Boost


O modo de condução descontínuo ocorre quando a ondulação de corrente  $\Delta I$  é igual ou maior ao dobro da corrente média de entrada  $I_{in}$ . Nesse caso, durante a condução do diodo, a energia armazenada no indutor durante a condução da chave se esgota, vai à zero Figura 2.9, logo se tem caracterizado o modo de condução descontínuo. Abaixo são citadas algumas características do conversor Boost operando em Modo de Condução Descontínuo (DCM)

**Erro! Fonte de referência não encontrada.] Erro! Fonte de referência não encontrada.]:**


- Menores valores de indutância para especificar o indutor  $L$ , para garantir que o conversor opere em modo de condução descontínua em toda faixa de carga;
- As perdas por recuperação reversa do diodo *boost* são reduzidas, isto ocorre devido ao bloqueio do diodo ocorre sob corrente nula (*ZCS – Zero Current Switching*);
- Não necessita de malha de corrente, pois a corrente de entrada segue naturalmente a tensão da rede elétrica.
- As perdas em condução são maiores, devido à necessidade de elevados níveis de corrente de pico na entrada, para obter uma mesma corrente média de entrada.

- O filtro de interferência eletromagnética ou EMI (*Electromagnetic Noise*) na entrada do conversor deve ser projetado para atenuar elevados níveis de ruído conduzido, devido aos altos valores de pico da corrente.

Sendo assim, o nível de aplicação da operação DCM fica limitado a sistemas de baixa potência (até aproximadamente 400 Watts), onde as perdas em condução são menos significativas **Erro! Fonte de referência não encontrada.] Erro! Fonte de referência não encontrada.].**




**Figura 2.9: Ondulação de alta frequência da corrente de entrada do conversor Boost operando em Modo de Condução Descontínuo.**



**Figura 2.10: Formas de onda de conversor elevador de tensão, operando como PFP no modo de condução descontínuo.**

### 2.8.1 Etapas de Operação - Modo de Condução Descontínua

1ª ETAPA ( $0, t_1$ ): A chave S permanece fechada, ao mesmo tempo em que o diodo D é reversamente polarizado. Nesta etapa o indutor L acumula energia proveniente à fonte de entrada  $V_{in}$ , e o capacitor C alimenta a carga R.



**Figura 2.11: Conversor Boost operando em DCM - 1ª etapa de operação.**

$$\begin{aligned}
 V_L &= V_{in} \\
 i_c &= -\frac{V_0}{R}
 \end{aligned}
 \tag{2.44}$$

2ª ETAPA ( $t_1, t_x$ ): A chave S é aberta e o diodo D entra em condução. Há transferência de energia do estágio de entrada para o estágio de saída.




Figura 2.12: Conversor *Boost* operando em DCM - 2ª etapa de operação.

$$\begin{aligned}
 V_L &= V_{in} - V_0 \\
 i_c &= i_L - \frac{V_0}{R}
 \end{aligned}
 \tag{2.45}$$

3ª ETAPA ( $t_x, T$ ): Toda a energia armazenada em L foi transferida à carga. Nesta etapa, o diodo D é bloqueado e o capacitor C se encarrega de alimentar à carga.





Figura 2.13: Conversor *Boost* operando em DCM - 3ª etapa de operação.

$$\begin{aligned}
 V_L &= 0 \\
 i_L &= 0 \\
 i_c(t) &= -\frac{V_0}{R}
 \end{aligned}
 \tag{2.46}$$

Na Figura 2.14 pode ser visto as formas de onda da corrente no indutor, a corrente da chave, a corrente de carga e a tensão sobre a chave do conversor *Boost* operando em modo de condução descontínua.



**Figura 2.14:** Formas de onda típicas de conversor Boost em Modo de Condução Descontínua. (a) Tensão no indutor. (b) corrente de entrada em DCM e corrente no diodo. (c) Corrente na chave, no indutor, no diodo e tensão na chave.

Em modo de condução descontínuo o conversor Boost AC/DC opera com uma razão cíclica constante, logo seu ganho estático máximo é determinado pela tensão de saída e pelo pico da tensão de entrada.

$$D_{\max} = \frac{V_o - V_p}{V_o} \quad (2.47)$$

$$\alpha = \frac{V_{\text{pico}}}{V_o} \quad (2.48)$$

$$D_{\max} \leq 1 - \alpha \quad (2.49)$$

## 2.9. Análise e equacionamento do Conversor Boost operando em DCM

Consideremos que o conversor opera em condução descontínua, ou seja, a cada período de chaveamento a corrente pelo indutor vai a zero. Com frequência constante e modulação por largura de pulso, com o tempo de condução determinado diretamente pelo erro da tensão de saída, o valor do pico da corrente no indutor de entrada é diretamente proporcional à tensão de alimentação. A Figura 2.10 mostra forma de onda típica, indicando a tensão de entrada (senoidal) e a corrente pelo indutor (que é a corrente absorvida da rede), a qual apresenta uma variação, em baixa frequência, praticamente senoidal. Seja a tensão de entrada dada por:

$$V_{ac}(t) = V_p \cdot \sin(\omega t) \quad (2.50)$$

A corrente de pico em cada período de chaveamento é:

$$\bar{I}_i(t) = \frac{V_{ac}(t) \cdot D \cdot T}{L} \quad (2.51)$$

O intervalo de diminuição da corrente, de seu valor de pico até zero, em cada período de comutação, é:

$$t_2 = \frac{V_{ac}}{V_0 - V_{ac}} \cdot D \cdot T \quad (2.52)$$

Existe um máximo ciclo de trabalho que permite ainda condução descontínua, o qual é determinado no pico da tensão de entrada, e vale:

$$D_{\max} = \frac{V_0 - V_p}{V_0} \quad (2.53)$$

Sejam:

$$\alpha = \frac{V_p}{V_0} \leq 1 \quad (2.54)$$

Logo

$$\alpha = 1 - D_{\max} \quad (2.55)$$

### Corrente de entrada - DCM

A corrente de entrada tem uma forma triangular. Seu *valor médio*, calculado em cada ciclo de chaveamento **Erro! Fonte de referência não encontrada.**, é dado por:

$$I_{is} = \frac{V_0 \cdot D^2 \cdot T}{2 \cdot L} \cdot \frac{\alpha \cdot \sin(\omega t)}{1 - \alpha \cdot \sin(\omega t)} \quad (2.56)$$

A corrente *média* de entrada, calculada em um semi-período da rede será:

$$I_i = \frac{V_0 \cdot D^2 \cdot T}{2 \cdot \pi \cdot L} \left\{ -\pi + \frac{2}{\sqrt{1 - \alpha^2}} \cdot \left[ \frac{\pi}{2} + \sin^{-1}(\alpha) \right] \right\} \quad (2.57)$$

### **Corrente Eficaz de Entrada**

A corrente *eficaz* de entrada, calculada a partir da expressão para a corrente média instantânea de entrada e considerando os efeitos do chaveamento em alta frequência, tem-se que a corrente eficaz de entrada será:

$$I_{RMS} = \frac{V_0 \cdot T \cdot D}{L} \sqrt{\frac{\alpha \cdot D \cdot Y(\alpha)}{3 \cdot \pi}} \quad (2.58)$$

Onde:

$$Y(\alpha) = -2 - \frac{\pi}{\alpha} + \frac{2}{\alpha \cdot \sqrt{1 - \alpha^2}} \cdot \left[ \frac{\pi}{2} + \alpha \cdot \sin(\alpha) \right] \quad (2.59)$$

### **Fator de Potência**

$$FP = \sqrt{\frac{3 \cdot (1 - \alpha) \cdot Y(\alpha)}{2 \cdot \pi \cdot \alpha}} \quad (2.60)$$

## **2.9.2 Projeto do Indutor Boost - DCM**

O cálculo da indutância de entrada determina a máxima indutância de entrada para a qual ocorre operação em modo descontínuo. Ela é obtida através da máxima corrente de saída, a qual para certa tensão de saída, implica na máxima potência para o conversor. Esta potência é dada por (2.61).

O projeto do indutor *Boost* para operar em modo de condução descontínuo é feito em função da potencia máxima de saída do conversor, **Erro! Fonte de referência não encontrada.**]:

$$P_{o\_max} = V_0 \cdot I_{o\_max} \quad (2.61)$$

Logo precisamos ter a corrente máxima de saída. Como sabemos, a corrente de saída existe durante a condução do diodo. Seu valor médio, em cada período de chaveamento vale:

$$I_0 = \frac{\bar{I}_i(t) \cdot t_2}{2 \cdot T} \quad (2.62)$$

Sabendo que  $\bar{I}_i(t)$  e  $t_2$  são dados pelas equações (2.51) e (2.52). Substituindo essas equações temos que:

$$I_0 = \frac{V_{pico} \cdot D^2 \cdot T}{2 \cdot L} \cdot \frac{\alpha \cdot \text{sen}^2(\omega t)}{1 - \alpha \cdot \text{sen}(\omega t)} \quad (2.63)$$

A corrente média de saída em um semi-período da rede será:

$$\bar{I}_0 = \frac{1}{\pi} \int_0^\pi I_o \cdot d(\omega t) = \frac{V_{pico} \cdot D^2 \cdot T}{2 \cdot L \cdot \pi} \cdot Y(\alpha) \quad (2.64)$$

Agora substituindo (2.64) em (2.61) temos a equação que determina a máxima indutância de entrada para a qual ocorre operação no modo descontínuo:

$$P_{o\_max} = V_0 \cdot I_{0\_max} = V_0 \cdot \frac{V_{pico} \cdot D_{max}^2 \cdot T}{2 \cdot L \cdot \pi} \cdot Y(\alpha) = V_0 \cdot \frac{V_{pico} \cdot (1 - \alpha)^2 \cdot T}{2 \cdot L \cdot \pi} \cdot Y(\alpha) \quad (2.65)$$

$$L_{max} = \frac{V_{pico}^2 \cdot (1 - \alpha)^2}{2 \cdot \pi \cdot f_s \cdot P_{0\_max}} \cdot Y(\alpha) \quad (2.66)$$

### 2.9.3 Análise da Corrente nos Semicondutores - DCM

#### Corrente na Chave

A corrente RMS e média da chave poder ser calculada através das equações abaixo:

$$\bar{I}_S = \frac{2 \cdot I_o}{Y(\alpha)} \quad (2.67)$$

$$I_{S\_rms} = I_o \cdot \frac{2 \cdot \pi}{\sqrt{6 \cdot D \cdot Y(\alpha)}} \quad (2.68)$$

#### Corrente do Diodo

$$I_{D\_rms} = \frac{I_o \cdot \sqrt{\frac{4 \cdot \pi}{3 \cdot D}} \cdot \sqrt{\frac{1}{\alpha} \cdot Y(\alpha) - \frac{\pi}{2}}}{Y(\alpha)} \quad (2.69)$$

## Capítulo 3

### CONVERSOR BOOST INTERCALADO

---

#### 3.1. Introdução

Em função da constante necessidade de processamento de energia elétrica em potências cada vez mais elevadas, os dispositivos semicondutores (interruptores) têm evoluído muito nas últimas décadas, especialmente na tentativa de superar os níveis de quilo-volts (kV) e quilo-ampéres (kA) processados individualmente por tais dispositivos. Entretanto tais dispositivos são normalmente caros e de difícil acesso para elaboração de projetos. Dessa forma, uma prática comum dos projetistas é associação de dispositivos semicondutores de baixo custo, de fácil acesso e confiáveis.

Neste contexto, para aplicações com tensões elevadas é comum o uso de associações série de componentes e, para aplicações com correntes elevadas, a associação de componentes em paralelo. Tendo como objetivo principal a redução de perdas, redução de custos, e a melhoria da confiabilidade e estabilidade da estrutura. A Figura 3.2 mostra um conversor boost operando com duas chaves semicondutoras em paralelo. Além de aumentar a capacidade de corrente do conversor tem-se a redução das perdas devido a divisão da corrente entre as chaves.

No entanto pode-se extrair mais vantagens do conversor se, além de colocarmos apenas chaves semicondutoras em paralelo, utilizarmos células *boost* em paralelo, trabalhando de forma intercalada, Figura 3.2.





Figura 3.1: Conversor boost com duas chaves semicondutoras em paralelo.




**Figura 3.2:** Conversor *boost* com duas células em paralelo.

A associação em paralelo de estruturas foi proposta originalmente em [22], sendo denominada de técnica de intercalamento (“*interleaving*”). Tal técnica consiste na distribuição da potência entre conversores boost, conhecidos como células boost, conectados em paralelo operando com a mesma frequência de conversão, mas com períodos de chaveamentos defasados entre si. Este fato permite a divisão da corrente através dos interruptores principais da estrutura.

A técnica pode ser ampliada para um número qualquer de elementos, sincronizando-se todos os pulsos de controle, não tendo limite teórico para o número de estágios intercalados [23].

Esta associação, em conjunto com a defasagem, apresenta uma redução na amplitude do ripple da corrente de entrada e uma elevação na frequência do ripple tanto de entrada como de saída, Figura 3.3. Essa redução na amplitude do ripple e elevação da sua frequência tem como vantagens [24]-[29]:

- Redução do stress de corrente sobre os dispositivos semicondutores do circuito, diodo e chave;
- Redução nas exigências de filtragem e redução nos níveis de EMI;
- Redução de perdas por condução;
- Redução no tamanho do conversor (redução no filtro de entrada e saída),
- Redução na dissipação térmica.
- Redução do volume do indutor, permitindo a redução da indutância.
- Significativa redução da distorção harmônica e aumento da eficiência,.
- Aumento da capacidade de processamento de energia.



**Figura 3.3: Correntes nos indutores ( $I_{L1}$  e  $I_{L2}$ ) e corrente de entrada ( $I_{in}$ ) do conversor boost intercalado com duas células em paralelo.**

Outra vantagem no uso do intercalamento é que pode-se aumentar efetivamente a frequência de chaveamento sem aumentar as perdas de chaveamento. Os benefícios óbvios são o aumento na densidade de potência sem penalidade de reduzir eficiência de conversão de potência [23]. O uso desta técnica também possibilita a melhoria em outros aspectos importantes, tais como aumento na segurança dos sistemas eletrônicos, confiabilidade, maior tolerância a falhas e redução na manutenção [24][28].

Devido às inúmeras vantagens desta técnica de intercalamento de conversores de potência tem sido originalmente empregado em aplicações de altas potências, visto que a corrente através das chaves é uma fração da corrente de entrada [30][34].

A redução da corrente RMS, devido a diminuição da amplitude do ripple, reduz o aquecimento causado pelas perdas na resistência série equivalente do capacitor, reduzindo stress elétrico sobre o mesmo, e com isso tem-se uma redução da capacitância do capacitor do barramento [30]. Outro fato relevante é o fato do capacitor de saída operar em alta tensão (tensão de saída sempre maior que o pico da tensão de entrada,  $V_o > E$ ) permitindo o uso novamente de valores relativamente menores de capacitância [35].

Pode ser citado ainda algumas vantagens da topologia Boost Intercalada que estão presentes no conversor Boost convencional também de acordo com [35]:

- Ambos apresentam fluxo de potência unidirecional;
- O gate das chaves semicondutoras são referenciadas para o mesmo ponto, logo as chaves semicondutoras podem ser acionadas sem a necessidade de circuitos isolados.
- Distorção da corrente de entrada no cruzamento por zero não existe neste conversor.
- A posição dos interruptores não permite proteção contra curto-circuito na carga ou sobre-corrente.
- Esta topologia não permite isolamento entre a entrada e a saída.
- Há necessidade de uso de um circuito extra pra limitar a corrente de Inrush.

Como desvantagens desta técnica de intercalamento pode-se ser citados:

- Apresenta maior número de componentes [36].
- Apresenta adição de chaves [37]
- Adição de circuitos de comando[37].
- Adição de diodos rápidos. [37]
- Adição de sensores de corrente[37].
- Aumento no número de indutores [24].
- Devido ao aumento do número de componentes, se tem um aumento nos custos para implementação desta topologia se comparada com o boost convencional [38].
- Há sempre quatro semicondutores no caminho principal da corrente nesta topologia [37].
- Aumento na complexidade do circuito se comparado com boost convencional [33].
- O desequilíbrio da corrente resultado das variações e diferenças dos parâmetros intrínsecos dos dispositivos, o qual é especialmente crítico quando opera em (CCM) [33];
- Uma maior complexidade do controle desta topologia pois o mesmo deve assegurar a equalização da corrente através das células boost intercaladas, sendo isto, um dos grandes desafios na implementação desta topologia [38].
- O intercalamento apresenta uma melhoria na eficiência do conversor em baixas-tensões se comparado com o boost convencional por causa da redução das perdas por condução e comutação que a técnica de intercalamento proporciona. Contudo as perdas de desligamento não são minimizadas e o desligamentos ocorrem sobre máximas condições de correntes [26].

Outra característica negativa desta topologia é a distorção da corrente de entrada, causada pela influencia da capacitância parasita das chaves, a qual é afeta a forma de onda em modo de condução descontínuo. Tal capacitância ressona com o indutor boost, onde a tensão de entrada é variável, estas oscilações podem ser uma fonte de instabilidade para o conversor, resultando em significativo distorção na corrente de entrada [39].Em modo de condução contínuo esta capacitância parasita causa somente perdas de condução.

Pode-se também salientar o fato do conversor Boost Intercalado ter a característica elevadora de tensão, logo a tensão de saída é sempre maior do que a entrada. Quando esta tensão de saída é requerida ser menor do que a tensão de entrada, é necessária a utilização de outro conversor, conversor buck, por exemplo, como segundo estágio. Dessa forma a

eficiência total do nosso circuito sofre uma diminuição pelo fato do conversor agora ser composto por dois estágios. Este dois conversores podem causar um fenômeno conhecido como “beat-frequency phenomenon”, o qual pode não ser suprimido por filtro [40].

Em relação aos magnéticos desta topologia pode-se salientar algumas considerações relevantes. O intercalamento acarreta a diminuição da indutância dos indutores, bem como a diminuição do volume dos mesmos. Logo este conversor apresenta uma resposta dinâmica rápida (necessita menor energia armazenada). Entretanto o Intercalamento acarreta no aumento no número de indutores se comparado com o boost convencional. Para superar isso, é proposto em alguns trabalhos o uso de componentes magnéticos acoplados, integrados, o qual reduz número de núcleos [24]. O uso de indutores acoplados proporciona uma melhora no desempenho do conversor, tanto no transiente como em regime permanente, especialmente devido a redução do ripple de corrente em regime permanente, logo há redução de perdas no núcleo [36]. Quando se usa indutor acoplado, há um núcleo comum, e com isso tem alto uso e baixas perdas. O fluxo magnético produzido pelos dois indutores acoplados tem a mesma direção para obter um baixo  $di/dt$  e sintetizar um baixo ripple de corrente [34].

Devido às elevadas tensões de saída, o conversor boost exige a necessidade de um diodo de saída que proporcione uma rápida recuperação e que suporte estas elevadas tensões. Em frequências de chaveamento muito elevadas, geralmente estes diodos com rápida recuperação provocam perdas significativas durante a recuperação reversa, sob condições de chaveamento convencional (PWM – “Pulse Width Modulated”). Como resultado, a chave tem um grande pico de corrente (spikes) na entrada em condução, o causando elevadas perdas na entrada em condução da chave e o diodo sofre com elevadas perdas de turn-off. Outro problema causado pela recuperação reversa do diodo é a geração de interferência eletromagnética [25].

Este problema pode ser significativamente reduzidas, proporcionando uma elevada eficiência, em elevadas frequências de chaveamento, utilizando-se técnicas de comutação suave, como ZCS (“Zero Current Switching”) e a ZVS (“Zero Voltage Switching”). Estas técnicas consistem na utilização de circuitos que controlam as derivadas de corrente ( $di/dt$ ) e/ou de tensões ( $dv/dt$ ) durante as comutações [41]. Como desvantagem, o emprego de técnicas de auxílio a comutação, “soft-switching”, apresentam certa complexidade e a adição de novos componentes acarretando em um aumento nos custos [42].

Um outro método para alcançar um elevado rendimento em conversores elevadores, empregando diodos de elevadas tensões com recuperação rápida, consiste em utilizar o conversor operando em modo de condução descontínuo (DCM) ou em modo de condução

crítico CCM. Operando em DCM ou crítico, tem-se a vantagem do conversor operar sobre ZCS (Zero Current Switching). Com isso, as chaves principais ligam naturalmente sobre zero de corrente e as perdas da recuperação reversa do diodo são minimizadas acarretando em uma redução nas perdas por comutação dos diodos e chaves [43]. Entretanto, a operação em modo de condução descontínuo ou condução crítica produz picos de corrente que são no mínimo duas vezes maiores que a corrente média de entrada, durante um período de chaveamento, podendo causar perdas significativas nos dispositivos semicondutores. Além disso, operando em modo de condução crítica, a frequência de chaveamento é variável, o que exige um circuito de controle complexo.

Outra forma de solucionar o problema da recuperação reversa no conversor *Boost Intercalado* é a inserção de um indutor ressoante entre os dois indutores intercalados. Esses três indutores podem ser substituídos por dois indutores acoplados conforme apresentado em [44].

Resumindo, a conversão de potência empregando estruturas intercaladas tem sido exploradas em aplicações de elevadas potências, onde o sistema adquire a vantagem da redução do ripple e uma distribuição de potência entre as células das topologias conectadas em paralelo. Embora a distribuição de potência processada entre as células seja por si só um importante objetivo, os benefícios proporcionados pela redução do ripple justificam o aumento da utilização das técnicas de intercalamento nas mais diversas aplicações.

A equação que relaciona a tensão de entrada  $V_{pico} \cdot \text{sen}(wt)$  e a tensão de saída ( $V_o$ ) em função da razão cíclica  $d(t)$  é a mesma equação que define o ganho estático do conversor boost convencional, isto é:

$$d(t) = 1 - \frac{V_{pico} \cdot \text{sen}(wt)}{V_o} \quad (3.1)$$

### 3.2. Etapas de Operação

No conversor boost intercalado, para estabelecermos os modos de condução, devemos levar em consideração o valor da razão cíclica nas chaves semicondutoras do conversor,  $D_s$  [2].

**Tabela 3-1: – Lógica de comutação**

<b>Região onde <math>D_s \geq 0,5</math></b>	
Sinal de controle, Dc	Sinal de Comando, Ds1 e Ds2
Alto	S <sub>1</sub> e S <sub>2</sub> on
Baixo	S <sub>1</sub> ou S <sub>2</sub> on
<b>Região onde <math>D_s \leq 0,5</math></b>	
Sinal de controle, Dc	Sinal de Comando, Ds1 e Ds2
Alto	S <sub>1</sub> ou S <sub>2</sub> on

### 3.2.1 Modo de Condução Contínua (CCM)

#### Região onde $D_s \geq 0,5$

Neste modo de operação, as chaves semicondutoras podem estar em quatro estados diferentes. Abaixo são apresentados os sinais de comando das chaves e as respectivas etapas de operação.



Figura 3.4: Sinais de comando das chaves para  $D_s \geq 0,5$

Etapas de operação:

- 1ª ETAPA: S<sub>1</sub> e S<sub>2</sub> em condução (Figura 3.5.a);
- 2ª ETAPA: S<sub>1</sub> em condução e S<sub>2</sub> bloqueada (Figura 3.5.b);
- 3ª ETAPA: novamente, S<sub>1</sub> e S<sub>2</sub> em condução (Figura 3.5.c);
- 4ª ETAPA: S<sub>1</sub> bloqueada e S<sub>2</sub> em condução (Figura 3.5.d);







Figura 3.5: Etapas de operação do Boost intercalado em CCM na região onde  $D_s \geq 0,5$

### Região onde $D_s \leq 0,5$

Nesta região, em modo de condução contínua, teremos apenas quatro estados. Abaixo é mostrado os sinais de comando para as chaves bem como as etapas de operação.




Figura 3.6: Sinais de comando das chaves para  $D_s \leq 0,5$ .

1ª ETAPA: S1 em condução e S2 bloqueada (Figura 3.7.a)

2ª ETAPA: S1 e S2 bloqueadas (Figura 3.7.b)

3ª ETAPA: S1 em condução e S2 bloqueadas (Figura 3.7.c)

4ª ETAPA: novamente, S1 e S2 bloqueadas (Figura 3.7.d)




Figura 3.7: Etapas de operação do Boost intercalado em CCM na região onde  $D_s \leq 0,5$ .

### 3.2.2 Modo de Condução Descontínua (DCM)

Região onde  $D_s \geq 0,5$

Nesta região, em modo de condução descontínua, teremos seis etapas.

1ª ETAPA: S1 e S2 em condução (Figura 3.8.a)

2ª ETAPA: S1 em condução e S2 bloqueadas (Figura 3.8.b)

3ª ETAPA: S1 em condução, S2 bloqueadas e um indutor descarregado (Figura 3.8.c)

4ª ETAPA: novamente, S1 e S2 em condução (Figura 3.8.d)

5ª ETAPA: S1 bloqueada e S2 em condução (Figura 3.8.e)

6ª ETAPA: S1 bloqueada, S2 em condução e o outro indutor descarregado (Figura 3.8.f)




Figura 3.8: Etapas de operação do Boost intercalado em DCM na região onde  $D_s \geq 0,5$ .

Região onde  $D_s \leq 0,5$

Para a região onde  $D_s \leq 0,5$  teremos três modos distintos de operação, são eles:

**Primeiro modo:**

1ª ETAPA: S1 em condução, S2 bloqueada e um indutor descarregado(Figura 3.9.a)


2ª ETAPA: S1 e S2 bloqueadas com o indutor ainda descarregado (Figura 3.9.b)

3ª ETAPA: S1 e S2 bloqueadas e ambos os indutores descarregados. A capacitor fornece energia à carga (Figura 3.9.c)

4ª ETAPA: novamente um indutor está descarregado, S1 bloqueada, S2 em condução com o capacitor ainda fornecendo energia à carga(Figura 3.9.d)

5ª ETAPA: S1 e S2 bloqueadas, porem um indutor já possui carga (Figura 3.9.e)

6ª ETAPA: repete-se a 3ª etapa (Figura 3.9.f)




**Figura 3.9: Etapas de operação do Boost intercalado em DCM na região onde  $D_s \leq 0,5$ .**

**Segundo modo:**


- 1ª ETAPA: S1 em condução e S2 bloqueada (Figura 3.10.a)
- 2ª ETAPA: S1 em condução e S2 bloqueada com um indutor descarregado (Figura 3.10.b)
- 3ª ETAPA: S1 e S2 bloqueadas com o indutor ainda descarregado (Figura 3.10.c)
- 4ª ETAPA: S1 bloqueada, S2 em condução (Figura 3.10.d)
- 5ª ETAPA: S1 bloqueada, S2 em condução, com o outro indutor descarregado (Figura 3.10.e)
- 6ª ETAPA: S1 e S2 bloqueadas, e um dos indutores descarregados (Figura 3.10.f)

**Terceira Etapa:**

- 1ª ETAPA: S1 em condução e S2 bloqueada (Figura 3.11.a)
- 2ª ETAPA: S1 e S2 bloqueada (Figura 3.11.b)
- 3ª ETAPA: S1 e S2 bloqueadas com um indutor descarregado (Figura 3.11.c)
- 4ª ETAPA: S1 bloqueada, S2 em condução (Figura 3.11.d)
- 5ª ETAPA: S1 e S2 bloqueadas (Figura 3.11.e)
- 6ª ETAPA: S1 e S2 bloqueadas, e um dos indutores descarregados (Figura 3.11.f)



**Figura 3.10: Etapas de operação do Boost intercalado em DCM na região onde  $D_s \leq 0,5$**



**Figura 3.11: Etapas de operação do Boost intercalado em DCM na região onde  $D_s \leq 0,5$ .**

### 3.3. Projeto do Indutor Boost Intercalado

No conversor com  $n$  células intercaladas à redução do ripple de entrada é inversamente proporcional ao número de células em paralelo. Sendo assim, para sistemas com mesma amplitude no ripple da corrente de entrada, os indutores do conversor intercalado podem dimensionados para uma amplitude de ripple  $n$  vezes maior.

Definindo a indutância do conversor boost convencional como parâmetro de referência, tem-se que **Erro! Fonte de referência não encontrada.**]:

$$L = \frac{T_s \cdot V_{in} \cdot \text{sen}(\theta) \cdot d(\theta)}{\Delta I_{\max}} \quad (3.2)$$

- $\Delta I_{\max}$  é a amplitude máxima do ripple de entrada;
- $T_s$  é o período de comutação das chaves semicondutoras;
- $V_{in} \text{sen}(\theta)$  é a tensão de entrada e
- $D(\theta)$  é a razão cíclica aplicada na chave semicondutora.

Por outro lado, no projeto dos indutores do conversor com  $n$  células em paralelo tem-se que:

$$L_n = \frac{T'_s \cdot V_{in} \cdot \text{sen}(\theta) \cdot d(\theta)}{\Delta I'_{\max}} \quad (3.3)$$

onde:

- $\Delta I'_{\max}$  é a amplitude máxima do ripple de entrada com  $n$  células em paralelo;
- $T'_s$  é o período de comutação das  $n$  chaves semicondutoras;
- $V_{in} \text{sen}(\theta)$  é a tensão de entrada e
- $D(\theta)$  é a razão cíclica aplicada na chave semicondutora.

A razão cíclica aplicada às chaves semicondutoras  $D(\theta)$  é a mesma **Erro! Fonte de referência não encontrada.**], tanto no conversor convencional como no conversor intercalado, da mesma forma que a tensão de entrada. Sendo assim, igualando a equação (3.2) à equação (3.3) tem-se:

$$\frac{L \cdot \Delta I_{\max}}{T_s} = \frac{L_n \cdot \Delta I'_{\max}}{T'_s} \quad (3.4)$$

Como se deseja que ambos os conversores possuam a mesma característica no ripple da corrente de entrada então o período de comutação das células do conversor intercalado será  $n$  vezes menor que o período de comutação do conversor boost convencional,

$$T_s = n \cdot T'_s \quad (3.5)$$

Por outro lado, a especificação da amplitude máxima do ripple nos indutores do conversor intercalado será menos rígida que a especificação do ripple no indutor do conversor boost convencional. Especificando uma amplitude máxima de ripple de 1 unidade no conversor convencional, a amplitude de ripple no conversor intercalado será  $n$  a unidade,

$$\Delta I'_{\max} = n \cdot \Delta I_{\max} \quad (3.6)$$

A partir do exposto pode-se concluir que a relação entre a indutância do conversor convencional e a indutância das células do conversor intercalado será:

$$L_n = \frac{T_s' \cdot \Delta I_{\max}}{T_s \cdot \Delta I'_{\max}} = \frac{n \cdot T_s \cdot \Delta I_{\max}}{n \cdot T_s \cdot \Delta I_{\max}} = 1 \quad (3.7)$$

Apesar dos valores das indutâncias serem os mesmos nos dois sistemas, não se pode afirmar que os volumes dos indutores serão os mesmos. No conversor boost convencional, toda a corrente de entrada flui pelo indutor boost, enquanto que no conversor boost intercalado, a corrente será dividida entre as células do sistema.

### 3.4. Projeto do Capacitor de Saída

Como já foi mostrado no capítulo 3, onde foi mostrado o projeto do capacitor de saída para o boost convencional, podemos perceber que o seu projeto depende da potência de saída,  $P_o$  e  $V_o$ . Logo no conversor boost intercalado o projeto continua sendo o mesmo do conversor boost convencional, já que os parâmetros de são independentes do número de células ligadas intercaladas.

### 3.5. Análise da Corrente nos Semicondutores – CCM

#### Corrente na Chave

No conversor Boost Intercalado operando em modo de condução contínua, o cálculo das correntes em cada chave e cada diodo boost são obtidas da mesma forma que foram equacionadas para o conversor Boost operando no mesmo modo, a única diferença é que deve se inserir um parâmetro de divisão que nas equações, que é o numero de células boost intercaladas **Erro! Fonte de referência não encontrada.**].

Resolvendo a equação (3.8) temos que a corrente rms em cada chave:

$$I_{S\_rms} = \frac{I_{ac\_rms}}{n} \sqrt{1 - \frac{8}{3\pi} \cdot \frac{V_{pico}}{V_0}} \quad (3.8)$$

$$\overline{I_s} = \frac{I_{ac\_rms}}{n} \cdot \frac{2\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{V_{pico}}{V_0}\right) \quad (3.9)$$

### Corrente no Diodo

Da mesma forma que foi realizada o equacionamento da corrente na chave, pode-se fazer para verificar a corrente rms e média do diodo, nas equações abaixo.

Na equação (3.10) temos a equação que define a corrente rms em cada diodo, já na equação (3.11) temos a corrente média:

$$I_{D\_rms} = \frac{I_{dc}}{n} \cdot \sqrt{\frac{16}{3\pi} \cdot \frac{V}{V_M}} \quad (3.10)$$

$$\overline{I_D} = \frac{I_{dc}}{n} \quad (3.11)$$

### Corrente na Ponte Retificadora

O calculo da corrente média em cada diodo da Ponte retificadora do conversor Boost Intercalado é o mesmo que o Boost convencional, pois sua corrente rms de entrada permanece a mesma em ambos os conversores:

$$\begin{aligned} \overline{I_D} &= \frac{1}{2\pi} \cdot \int_0^{\pi} \sqrt{2} \cdot I_{ac\_RMS} \cdot \text{sen}(wt) \cdot dt + \frac{1}{2\pi} \cdot \int_{\pi}^{2\pi} 0 \cdot dt \\ \overline{I_D} &= \frac{\sqrt{2}}{\pi} \cdot I_{ac\_rms} \end{aligned} \quad (3.12)$$

$$\begin{aligned} I_{D\_RMS} &= \sqrt{\frac{1}{2\pi} \cdot \int_0^{\pi} (\sqrt{2} \cdot I_{ac\_RMS} \cdot \text{sen}(wt) \cdot dt)^2 + \frac{1}{2\pi} \cdot \int_{\pi}^{2\pi} (0)^2 \cdot dt} \\ I_{D\_rms} &= \frac{\sqrt{2}}{2} \cdot I_{ac\_rms} \end{aligned} \quad (3.13)$$

Obs.: para o cálculo do pico da corrente na chave, no diodo e na entrada, no caso do conversor Boost Intercalado é preciso saber a forma como as chaves estão operando intercaladamente, logo não há como demonstrar matematicamente já que para cada forma de comando teremos um pico de corrente diferente.

## Capítulo 4

### CONVERSOR DUAL BOOST

#### 4.1. Introdução

A fim de melhorar a eficiência dos conversores utilizados como PFC, foi proposta a topologia do Dual Boost. Esta, em comparação ao convencional, não possui diodo boost, o indutor passa para o lado CA do circuito e os diodos inferiores da ponte retificadora, são substituídos por chaves. Na Figura 4.1 tem duas topologias conhecidas como Dual Boost. Em Figura 4.1 (a) tem-se a topologia mais conhecida, Dual Boost Simétrico ou Semi-Boost Simétrico. Já na Figura 4.1(b) tem-se o conversor Dual Boost Assimétrico ou Semi-Boost Assimétrico. No próximo item, será feita um descrição detalhada de características principais deste conversor.




Figura 4.1: Conversor Dual Boost. (a) Circuito de potência do conversor Dual Boost simétrico. (b) Circuito de potência do conversor Dual Boost assimétrico.

#### 4.2. Características do Conversor Dual Boost

Conversores Boost são largamente utilizados como PFC (power factor correction) em fontes de potência AC/DC, devido algumas vantagens do conversor Boost sobre outras

topologias: simplicidade, adaptável para larga faixa de tensão de entrada, alta eficiência, e baixo custo. Entretanto, o conversor Boost convencional tem algumas limitações para aplicações em altas potências sofrendo redução da sua eficiência. Isto ocorre devido as altas perdas que os semicondutores desta topologia estão sujeitas pois há sempre três semicondutores no caminho da corrente [45].

Como alternativa para superar algumas dessas desvantagens do conversor boost, o conversor Dual Boost, Figura 4.2, ou também conhecido como Bridgeless ou Semi-Boost simétrico é um forte candidato. Tal topologia combina retificação e correção do fator de potência juntos com a grande vantagem da eliminação da ponte retificadora, pois nesta topologia a retificação é realizada pelos diodos próprios diodos intrínsecos das chaves [46]. Isso faz com que em qualquer instante somente dois semicondutores estão no fluxo da potência, reduzindo perdas sobre topologias boost convencionais [47], [46]. Logo, tem-se uma significativa redução das perdas por condução [48]. Outro fato determinante para redução das perdas nas chaves é o que somente uma chave opera em cada semi-ciclo do conversor Dual Boost. Dessa forma a corrente rms nas chaves é menor, há redução de stress de corrente sobre as chaves e conseqüentemente um menor aquecimento das mesmas e menores perdas[49].




Figura 4.2: Conversor Dual Boost.

Pode ser citado ainda algumas características da topologia Boost aplicada a correção de fator de potência[45][52]:

- Boa eficiência.
- Baixo custo.
- Confiabilidade.
- Adaptável para ampla faixa de tensão de entrada, entrada universal..
- Características melhoradas em termos de alto fator de potência de entrada e forma senoidal da corrente de entrada.
- Redução de harmônicos de corrente.

- Esta topologia é apropriada para aplicações de baixa e média potência.
- O dual boost permite maiores níveis de potência do que o Boost convencional.
- Fluxo de potencia unidirecional.
- Em termos de desempenho é idêntico ao boost convencional.
- Exige satisfatória regulação de tensão para variação de carga, é adequado para aplicações onde ocorre significativa variação de carga.
- Distorção da corrente de entrada no cruzamento por zero não existe neste conversor.
- Número de queda de tensão em semicondutores é menor do que o boost convencional, logo sua eficiência é maior.
- As equações de modelagem do conversor Dual Boost mostram que a dinâmica deste conversor é similar ao conversor Boost monofásico.
- O gate das chaves semicondutoras são referenciadas para o mesmo ponto, logo as chave semicondutoras podem ser acionadas sem a necessidade de circuitos isolados.
- A posição dos interruptores não permite proteção contra curto-circuito na carga ou sobrecorrente.
- Adição de uma chave.
- Adição de um circuito de comando.
- Adição de um diodo rápido.
- Adição de custos e complexidade no controle se comparado ao boost convencional.
- Alta complexidade na medição da corrente.
- Não é possível isolação entre entrada e saída.
- Há necessidade de uso de um circuito extra pra limitar a corrente de Inrush.

Devido a sua característica de ser um conversor elevador de tensão da mesma forma que o conversor Boost convencional, o conversor Dual Boost é adequado para utilizações com entrada universal de tensão (90~260Volts). Em regime permanente, a tensão no capacitor  $C$  deve ser obrigatoriamente maior que o pico da tensão de entrada, isto é, para um pré-regulador com entrada universal (90~260 V) a tensão de saída deve ser maior que  $260 \sqrt{2}$ , ou seja 367V.

Desta forma, para esta topologia poder operar como corretor do fator de potência, com entrada universal, é necessário que a tensão de saída tenha valores em torno de 380~400 Volts. Logo a tensão de saída é sempre maior do que a entrada e isso em alguns casos pode ser considerada como uma desvantagem. Dessa forma, quando esta tensão de saída é requerida ser menor do que a tensão de entrada, é necessária a utilização de outro conversor,

conversor buck, por exemplo, como segundo estágio. Isso faz com que a eficiência total do nosso circuito sofre uma diminuição pelo fato do conversor agora ser composto por dois estágios. E além disso, estes dois conversores ligados em conjunto, podem causar um fenômeno conhecido como “beat-frequency phenomenon”, o que nada mais é do que a interferência que um transiente ou distúrbio de um conversor interfere no outro, o qual pode não ser suprimido por filtro [53].

Ainda em relação a tensão de saída pode-se destacar o fato do capacitor de saída operar em alta tensão (a tensão de saída é maior do que o pico da tensão de entrada,  $V_o > V_{in}$ ), permitindo dessa forma valores relativamente menores de capacitância [52].

Outra notável mudança é a localização do indutor no lado AC [46]. Tal indutor pode ser posicionado tanto na entrada positiva ou negativa da fonte, ou em ambos com a utilização de um indutor acoplado. Independente da configuração do indutor de entrada, o desempenho do conversor será o mesmo. A vantagem da localização do indutor boost no lado AC é a sua contribuição na redução das interferências EMI conduzidas. A localização na parte de cima ou na parte de baixo ajudam na redução de ruído de modo diferencial. Já Indutor acoplado atua tanto ruído de modo comum quanto no ruído de modo diferencial [54].

Como uma das grandes desvantagens do conversor Dual boost operando como PFC é a presença de uma fonte de ruído de modo comum maior que o boost convencional [54]. Isso ocorre devido ao fato do terra da saída do boost convencional esta sempre conectado a fonte ac através do diodo D4 e D3(lento); já no dual boost, o terra de saída é conectado a fonte AC somente no semi-ciclo positivo através do diodo da chave S2, enquanto que durante o semi-ciclo negativo o terra de saída é pulsante em relação a fonte AC com uma alta frequência e com uma amplitude igual a tensão de saída. Esta fonte de tensão pulsante de alta frequência carrega e descarrega as capacitâncias equivalentes parasitas entre o terra de saída e a terra de entrada da linha, resultando em significativo aumento do ruído de modo comum [48]. Logo o conversor dual boost básico, não é solução prática por causa do significativo ruído de modo comum [48].

Como alternativa para reduzir o ruído de modo comum, e fazer com que esta topologia seja similar ao ruído de modo comum do boost convencional, necessitamos modificar para sempre proporcionar um caminho de baixa impedância entre a fonte AC e a terminal positivo ou negativo da saída. Isso é feito através da inserção de dois outros diodos ligados ao terra da saída para a fonte de entrada, o que nos leva a ter-se chaves bidirecionais agora, conforme mostrado em [48].

Como característica negativa desta topologia pode-se destacar as significativas perdas de recuperação reversa dos diodos rápidos utilizados, que nesta topologia são dois. Devido às elevadas tensões de saída, o conversor boost exige a necessidade de um diodo de saída que proporcione uma rápida recuperação e que suporte estas elevadas tensões. Em frequências de chaveamento muito elevadas, geralmente estes diodos com rápida recuperação provocam perdas significativas durante a recuperação reversa, sob condições de chaveamento convencional (PWM – “Pulse Width Modulated”). Como resultado, a chave tem um grande pico de corrente (spikes) na entrada em condução, o causando elevadas perdas na entrada em condução da chave e o diodo sofre com elevadas perdas de turn-off. Outro problema causado pela recuperação reversa do diodo é a geração de interferência eletromagnética [55].

Este problema pode ser significativamente reduzidas, proporcionando uma elevada eficiência, em elevadas frequências de chaveamento, utilizando-se técnicas de comutação suave, como ZCS (“Zero Current Switching”) e a ZVS (“Zero Voltage Switching”). Estas técnicas consistem na utilização de circuitos que controlam as derivadas de corrente ( $di/dt$ ) e/ou de tensões ( $dv/dt$ ) durante as comutações. Como desvantagem, o emprego de técnicas de auxílio a comutação, “soft-switching”, apresentam certa complexidade e a adição de novos componentes acarretando em um aumento nos custos [56] [57].

Um outro método para alcançar um elevado rendimento em conversores elevadores, empregando diodos de elevadas tensões com recuperação rápida, consiste em utilizar o conversor operando em modo de condução descontínuo (DCM) ou em modo de condução crítico CCM. Operando em DCM ou crítico, tem-se a vantagem do conversor operar sobre ZCS (Zero Current Switching). Com isso, as chaves principais ligam naturalmente sobre zero de corrente e as perdas da recuperação reversa do diodo são minimizadas acarretando em uma redução nas perdas por comutação dos diodos e chaves [58][59].

Além disso, o conversor boost operando em modo de condução descontínuo apresenta menores valores de indutância para especificar o indutor  $L$ , para garantir que o conversor opere em modo de condução descontínua em toda faixa de carga. A corrente de entrada naturalmente segue a tensão senoidal de entrada, logo a malha de corrente pode ser removida neste caso, simplificando o controle.

Entretanto, a operação em modo de condução descontínuo ou condução crítica produz picos de corrente que são no mínimo duas vezes maiores que a corrente média de entrada, durante um período de chaveamento, podendo causar perdas significativas nos dispositivos semicondutores, indesejável para aplicações de PFC de altas potências [45].

Apresenta também alto stress de corrente nos retificadores de entrada [60]. Além disso, operando em modo de condução crítica, a frequência de chaveamento é variável, o que exige um circuito de controle complexo. Largos filtros de EMI são requeridos em modo de condução descontinuo DCM, logo o conversor Boost em DCM não recomendável para altas aplicações de potência devido ao fato da grande distorção da corrente de entrada, reduzida eficiência, sendo limitado para baixas potências ( $>250\text{W}$ ) [60][61].

Outra característica negativa desta topologia é a distorção da corrente de entrada, causada pela influencia da capacitância parasita das chaves, a qual é afeta a forma de onda em modo de condução descontinuo. Tal capacitância ressona com o indutor boost, onde a tensão de entrada é variável, estas oscilações podem ser uma fonte de instabilidade para o conversor, resultando em significativo distorção na corrente de entrada. Em modo de condução contínuo esta capacitância parasita causa somente perdas de condução [62].

Resumindo, devido a eliminação da ponte retificadora e com isso a diminuição do número de semicondutores no fluxo da potência o que leva a uma diminuição das perdas resultando em um aumento da eficiência e fazendo com que esta topologia seja uma forte candidata na correção de fator de potência para aplicações de alta potência.

### 4.3. Etapas de Operação

#### 4.3.1 Modo de Condução Contínua (CCM)

##### Semi-ciclo Positivo:

1ª ETAPA: A Figura 4.3 ocorre quando a tensão de entrada é positiva e as chaves estão abertas. A corrente flui através do diodo  $D_1$ , pelo capacitor e pela carga retornando através do diodo antiparalelo  $T_2$ .




Figura 4.3: Conversor Dual Boost em CCM, etapa 1, semi-ciclo positivo

2ª ETAPA: Na Figura 4.4, ainda no semi-ciclo positivo, porém com as chaves fechadas, a corrente flui através da chave  $T_1$  e retorna pelo diodo antiparalelo de  $T_2$ . Ao mesmo tempo, o capacitor, é descarregado fornecendo corrente à carga.




Figura 4.4: Conversor Dual Boost em CCM, etapa 2, semi-ciclo positivo

#### Semi-ciclo Negativo:

1ª ETAPA: A Figura 4.5 ocorre quando o sistema está no semi-ciclo negativo e as chaves estão abertas. A corrente flui através do diodo  $D_2$ , capacitor e carga, retornando pelo diodo antiparalelo de  $T_1$ .




Figura 4.5 - Conversor Dual Boost em CCM, etapa 1, semi-ciclo negativo

2ª ETAPA: Por fim, ainda no semi-ciclo negativo, porém com as chaves fechadas, Figura 4.6, a corrente flui pela chave  $T_2$  retornando pelo diodo antiparalelo de  $T_1$  ao mesmo tempo em que o capacitor é descarregado fornecendo corrente à carga.





Figura 4.6 - Conversor Dual Boost em CCM, etapa 2, semi-ciclo negativo

### 4.3.2 Modo de Condução Descontínua (DCM)


#### Semi-ciclo Positivo:

1ª ETAPA: Idêntica a primeira etapa CCM. A tensão de entrada é positiva e as chaves estão abertas. A corrente flui através do diodo  $D_1$ , pelo capacitor e pela carga retornando através do diodo antiparalelo  $T_2$ , como apresentado na Figura 4.7.




**Figura 4.7 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo positivo**

2ª ETAPA: O indutor é completamente descarregado e a única corrente no circuito é a que está armazenada no capacitor. E esta é entregue à carga, Figura 4.8.



**Figura 4.8 - Conversor Dual Boost em DCM, etapa 2, semi-ciclo positivo**

3ª ETAPA: Na Figura 4.9, ainda no semi-ciclo positivo, porém com as chaves fechadas, a corrente flui através da chave  $T_1$  e retorna pelo diodo antiparalelo de  $T_2$ . Ao mesmo tempo, o capacitor, é descarregado fornecendo corrente à carga.



**Figura 4.9 - Conversor Dual Boost em DCM, etapa 3, semi-ciclo positivo**

### Semi-ciclo Negativo:

1ª ETAPA: A Figura 4.10 ocorre quando o sistema está no semi-ciclo negativo e as chaves estão abertas. A corrente flui através do diodo  $D_2$ , capacitor e carga, retornando pelo diodo antiparalelo de  $T_1$ .




Figura 4.10 - Conversor Dual Boost em DCM, etapa 1, semi-ciclo negativo

2ª ETAPA: O indutor é novamente totalmente descarregado, porém agora no semi-ciclo negativo. E, mais uma vez, a única corrente presente é a que está armazenada no capacitor e esta é entregue a carga, Figura 4.11.




Figura 4.11 - Conversor Dual Boost em DCM, etapa 2, semi-ciclo negativo

3ª ETAPA: Por fim, ainda no semi-ciclo negativo, porém com as chaves fechadas, Figura 4.12, corrente flui pelo pela chave T<sub>2</sub> retornando pelo diodo antiparalelo de T<sub>1</sub> ao mesmo tempo em que o capacitor é descarregado fornecendo corrente à carga.




Figura 4.12 - Conversor Dual Boost em DCM, etapa 3, semi-ciclo negativo

Como poder ser notado através das etapas de operação descritas acima, o conversor Dual Boost tanto em modo de condução contínuo quanto em modo de condução descontínuo, o conversor opera como o conversor boost convencional no semi-ciclo positivo e negativo.

Logo, a equação que relaciona a tensão de entrada  $V_{pico} \cdot \text{sen}(wt)$  e a tensão de saída ( $V_O$ ) em função da razão cíclica  $d(t)$  é a mesma equação que define o ganho estático do conversor boost convencional, isto é:

$$d(t) = 1 - \frac{V_{pico} \cdot \text{sen}(wt)}{V_o} \quad (4.1)$$

#### 4.4. Projeto do Indutor Dual Boost

Como pode ser visto através da análise das etapas de operação do conversor, o conversor Dual Boost opera tanto no semi-ciclo positivo quanto no semi-ciclo negativo exatamente igual ao boost convencional. Logo para o projeto do valor de sua indutância é feito com a utilização da mesma forma equacionada no capítulo 3.

$$L = \frac{V_0}{4.f_s.\Delta i_{\max}} \quad (4.2)$$

Entretanto, para o projeto do núcleo magnético não será o mesmo que o utilizado no boost convencional já que agora se tem inversão do fluxo magnético devido à localização no indutor no lado AC o que proporciona a inversão da corrente no indutor boost. Logo, o projeto do núcleo magnético do conversor Dual Boost deverá ser considerado essa inversão do fluxo magnético.

#### 4.5. Projeto do Capacitor Dual Boost

Como já foi mostrado no capítulo 3, onde foi desenvolvido o projeto do capacitor de saída para o boost convencional, podemos perceber que o seu projeto depende da potência de saída,  $P_o$  e  $V_o$ . Logo no conversor Dual Boost intercalado o projeto continua sendo o mesmo do conversor boost convencional, já que os parâmetros de são independentes do número de células ligadas intercaladas.

#### 4.6. Cálculo da Corrente nos Semicondutores- CCM

##### Corrente na Chave

Como pode ser visto nas etapas de operação do conversor Dual Boost, ele opera tanto no semi-ciclo positivo quanto no semi-ciclo negativo como um boost convencional. Logo, para calcularmos as correntes rms e média na chave, seguem-se os mesmos passos para o boost normal, com uma única diferença, cada chave conduz corrente somente meio ciclo de rede, e que se faz necessário algumas alterações na equação descritas no capítulo 3. Tem-se que a corrente rms na chave é dada por (4.3):

$$I_{S\_rms} = \sqrt{\frac{1}{T_{ac}} \int_0^{T_{ac}} \langle i_S^2 \rangle_{T_S} dt} = \sqrt{\frac{1}{T_{ac}} \int_0^{T_{ac}/2} \frac{V_{pico}^2}{R_e^2} \cdot \left(1 - \frac{V_{pico}}{V_0} |\sin \omega t|\right) \cdot \sin^2(\omega t) dt + \frac{1}{T_{ac}} \int_{T_{ac}/2}^{T_{ac}} 0 dt} \quad (4.3)$$

Simplificando, e integrando a equação acima temos que:

$$I_{S\_rms} = \sqrt{\frac{1}{2\pi} \cdot \frac{V_{pico}^2}{R_e^2} \int_0^\pi [(\sin^2(\omega t) - \frac{V_{pico}}{V_0} \cdot \sin^3(\omega t))] dt} \quad (4.4)$$

Resolvendo a equação (4.4) temos que a corrente rms na chave:

$$I_{S\_rms} = \frac{V_M}{\sqrt{2} \cdot R_e} \sqrt{\frac{1}{2} \left(1 - \frac{8}{3\pi} \cdot \frac{V_{pico}}{V_0}\right)} = I_{ac\_rms} \sqrt{\left(\frac{1}{2} - \frac{4}{3\pi} \cdot \frac{V_{pico}}{V_0}\right)} \quad (4.5)$$

Segundo os mesmos passos apresentados anteriormente, mas agora para a corrente média na chave, temos a seguinte equação:

$$\bar{I}_S = I_{ac\_rms} \cdot \frac{\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{V_{pico}}{V_0}\right) \quad (4.6)$$

E a corrente de pico na chave definida como:

$$I_{S\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I \quad (4.7)$$

### Corrente no Diodo

Da mesma forma que foi realizada o equacionamento da corrente na chave, pode-se fazer para verificar a corrente rms e média do diodo, nas equações abaixo. Nota-se novamente que os diodos boost, que são os diodos rápidos, D1 e D2 das figuras anteriores, conduzem somente um semi-ciclo, como as chaves. Logo, em (4.9) temos a equação que define a corrente rms no diodo, já na equação (4.9) temos a corrente média, e na equação (4.10) temos o valor da corrente de pico:

$$I_{D\_RMS} = I_{IN\_RMS} - I_{S\_RMS} \quad (4.8)$$

$$\bar{I}_D = \frac{I_{dc}}{2} \quad (4.9)$$

$$I_{D\_pico} = 2 \cdot I_{dc} \cdot \frac{V_o}{V_{pico}} \quad (4.10)$$

### Corrente nos diodos da Ponte Retificadora

Como já foi visto, os diodos que realizam a retificação no conversor Dual Boost são os diodos intrínsecos das chaves. Como no caso das chaves, cada diodo retificador conduz somente em meio ciclo de rede, respectivamente quando a chave não está conduzindo. Logo pelas equações descritas abaixo podemos calcular a corrente rms e média em cada diodo num período da rede.

$$\bar{I}_D = \frac{1}{2\pi} \cdot \int_0^\pi \sqrt{2} \cdot I_{ac\_RMS} \cdot \text{sen}(wt) \cdot dt + \frac{1}{2\pi} \cdot \int_\pi^{2\pi} 0 \cdot dt$$

$$\bar{I}_D = \frac{\sqrt{2}}{\pi} \cdot I_{ac\_rms} \quad (4.11)$$

$$I_{D\_RMS} = \sqrt{\frac{1}{2\pi} \cdot \int_0^{\pi} (\sqrt{2} \cdot I_{ac\_RMS} \cdot \text{sen}(wt) \cdot dt)^2 + \frac{1}{2\pi} \cdot \int_{\pi}^{2\pi} (0)^2 \cdot dt}$$

$$I_{D\_rms} = \frac{\sqrt{2}}{2} \cdot I_{ac\_rms} \quad (4.12)$$

#### 4.7. Considerações Finais

# Capítulo 5

## PERDAS SEMICONDUTORES E MAGNÉTICOS

---

### 5.1. Introdução

Esse capítulo apresenta as perdas calculadas nos semicondutores para as três topologias de conversores já mencionadas. São abordadas detalhadamente as perdas na ponte retificadora, nas chaves e nos diodos *boost* para o projeto do dissipador. O capítulo é finalizado com comparação das perdas e volume dos dissipadores para as três topologias.

### 5.2. Perdas nos Semicondutores

A quantificação das perdas é baseada nas informações dos *datasheets* dos dispositivos semicondutores empregados, o que torna os resultados fortemente dependentes das características dos dispositivos especificados. O método usado para a determinação das perdas no conversor consiste em realizar a estimativa das perdas de condução e comutação para cada dispositivo semicondutor bem como as perdas por recuperação reversa dos diodos. Daí então, é realizada a soma de todos os resultados para obtenção das perdas totais.

#### 5.2.1 Perdas por condução

As perdas de condução ocorrem enquanto o dispositivo semicondutor esta conduzindo corrente e permanece entre seus terminais uma queda de tensão,  $V_{ce}(\theta)$  para o IGBT e  $V_f(\theta)$  para o diodo. Tais valores são dependentes da corrente que os percorre e são obtidos das curvas disponíveis nos *datasheets* dos componentes,  $V_{ce}(\theta) \times I_{ce}(\theta)$  para o IGBT e  $V_f(\theta) \times I_f(\theta)$  para o diodo. Com o valor da queda de tensão sobre o dispositivo semicondutor, sua corrente e o tempo de condução, pode-se estimar as perdas por condução conforme mostrado em [63], com a equação (3.1) para o IGBT e (3.2) para o diodo:

$$P_{cond\_chave} = \frac{1}{2\pi} \int_0^{2\pi} V_{ce}(\theta) \cdot I_{ce}(\theta) \cdot t_{cond} \cdot d\theta \quad (4.13)$$

$$P_{cond\_diodo} = \frac{1}{2\pi} \int_0^{2\pi} V_f(\theta) \cdot I_f(\theta) \cdot t_{cond} \cdot d\theta \quad (4.14)$$

Onde  $t_{cond}$  é o tempo no qual o semicondutor permanece em condução.

### 5.2.2 Perdas por comutação

As perdas de comutação são divididas em perdas de *turn-on* e de *turn-off* para a chave semicondutora, e de recuperação reversa do diodo para diodos rápidos, e são fundamentadas em informações dos fabricantes (*datasheet*), através da energia perdida nas transições de *turn-on* e *turn-off* ( $E_{on}(i_{load}(\theta))$ ,  $E_{off}(i_{load}(\theta))$ ), e a energia perdida na recuperação reversa do diodo através da ( $E_{rec}(i_{load}(\theta))$ ). As perdas de comutação são obtidas através da identificação de cada transição de comutação de *turn-on*, de *turn-off* e de recuperação. As perdas de *turn-on*, de *turn-off* e de recuperação são dadas pelas equações (3.3), (3.4) e (3.5) respectivamente.

$$P_{turn-on} = \frac{1}{2\pi} \sum E_{on}(i_{load}(\theta)) \quad (3.1)$$

$$P_{turn-off} = \frac{1}{2\pi} \sum E_{off}(i_{load}(\theta)) \quad (3.2)$$

$$P_{rec\_rev} = \frac{1}{2\pi} \sum E_{rec}(i_{load}(\theta)) \quad (3.3)$$

### 5.3. Cálculo das perdas


Para o cálculo das perdas definidas no item 5.2 é necessário primeiramente realizar o equacionamento das curvas  $V_{ce}(\theta) \times I_{ce}(\theta)$ ,  $E_{on}(\theta) \times I_c(\theta)$  e  $E_{off}(\theta) \times I_c(\theta)$  para o IGBT e  $V_f(\theta) \times I_f(\theta)$  e  $E_{rec}(\theta) \times I_f(\theta)$  para o diodo. Os semicondutores utilizados, os quais serão equacionados, são listados na Tabela 5-1:

Tabela 5-1: Semicondutores utilizados nos conversores.


	Chave (IGBT)	Diodo	Ponte Retificadora
<b>Conversor Boost</b>	IRGP50B60PD1	30EPH06	KBPC50
<b>Conversor Dual Boost</b>	IRGP30B60KD-E	10ETF06S	Não há ponte retificadora
<b>Conversor Boost Intercalado</b>	IRGP30B60KD-E	10ETF06S	KBPC50

### 5.3.1 Perdas por Condução – Chaves Semicondutoras

Com o objetivo de calcular-se as perdas por condução das chaves, há primeiramente a necessidade de equacionar-se as curvas características dos IGBT modelo IRG50B60PD1 e IRGP30B60KD-E da *International Rectifier* para o pior caso, isto é  $T_j = 125^\circ\text{C}$  e  $V_{ge} = 15\text{V}$ , mostrados na Figura 5.1, a qual descreve a queda de tensão da chave em função da corrente de condução.




(a) IRG50B60PD1




(b) IRGP30B60KD-E

Figura 5.1: Curva Característica  $V_{ce}(\theta) \times I_{ce}(\theta)$  do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E.

O equacionamento das curvas  $V_{ce}(\theta) \times I_{ce}(\theta)$  é obtido através da obtenção dos pontos da Figura 5.1 e a manipulação de tais pontos no software Matlab. A Figura 5.2 mostra os pontos e aproximação da curva com as equações (3.6) e (3.7) obtidas para os dois modelos de IGBT.



(a) IRG50B60PD1



(b) IRGP30B60KD-E

Figura 5.2: Aproximação curva característica  $V_{ce}(\theta) \times I_{ce}(\theta)$  do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E.

➤ IGBT IRGP50B60PD1 -  $V_{ce}(\theta) \times I_{ce}(\theta)$


$$V_{ce}(I_{ce}) = 7.6e-14.I_{ce}^7 - 5.5e-11.I_{ce}^6 + 1.6e-8.I_{ce}^5 - 2.3e-6.I_{ce}^4 - 1.9e-4.I_{ce}^3 + 8e-3.I_{ce}^2 + 0.202.I_{ce} + 0.185 \quad (3.4)$$

➤ IGBT IRGP30B60KD-E -  $V_{ce}(\theta) \times I_{ce}(\theta)$


$$V_{ce}(I_{ce}) = 4e-9.I_{ce}^5 - 7.5e-7.I_{ce}^4 + 5.5e-5.I_{ce}^3 - 1.9e-3.I_{ce}^2 + 0.06.I_{ce} + p_6 \quad (3.5)$$

### 5.3.2 Perdas por Comutação – Chaves

Da mesma forma como foi realizado o equacionamento das perdas por condução é feito para as perdas por comutação. A Figura 5.3 mostra as perdas de comutação, *turn on* e *turn off*, em função da corrente de condução da chave, para os dois modelos de IGBT, IRG50B60PD1 e IRGP30B60KD-E. A Figura 5.4 mostra os pontos e aproximação da curva realizadas com a utilização das equações (3.8) e (3.9) obtidas para os dois modelos de IGBT através do software MatLab para as perdas por *turn on*. Já na Figura 5.5 e nas equações (3.10) e (3.11) é apresentado as perdas por *turn off* para os dois modelos de IGBT.




(a) IRGP50B60PD1




(b) IRGP30B60KD-E

Figura 5.3: Curva Característica  $E_{on}(\theta) \times I_c(\theta)$  e  $E_{off}(\theta) \times I_c(\theta)$  do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E.



a) IRGP50B60PD1



(b) IRGP30B60KD-E


Figura 5.4 : Aproximação das Curva Característica  $E_{on}(\theta) \times I_c(\theta)$  do IGBT. (a) IRG50B60PD1, (b) IRGP30B60KD-E.

➤ IGBT IRGP50B60PD1 -  $E_{on}(\theta) \times I_c(\theta)$


$$E_{on}(I_c) = 2.3e - 4.I_c^4 - 0.028.I_c^3 + 1.2.I_c^2 + 1.5.I_c - 4.33 \quad (3.6)$$

➤ IGBT IRGP30B60KD-E -  $E_{on}(\theta) \times I_c(\theta)$

$$E_{on}(I_c) = 1203 - 139.8.\cos(I_c \cdot 0.07695) - 1032.\sin(I_c \cdot 0.07695) - 172.6.\cos(2.I_c \cdot 0.07695) - 131.8.\sin(2.I_c \cdot 0.07695) - 79.4.\cos(3.I_c \cdot 0.07695) + 48.7.\sin(3.I_c \cdot 0.07695) - 11.9.\cos(4.I_c \cdot 0.07695) + 35.5.\sin(4.I_c \cdot 0.07695) \quad (3.7)$$



(a) IRGP50B60PD1



(b) IRGP30B60KD-E

Figura 5.5: Aproximação da s Curva Característica  $E_{off}(\theta) \times I_c(\theta)$  do IGBT. (a) IRGP50B60PD1, (b) IRGP30B60KD-E.

➤ IGBT IRGP50B60PD1 -  $E_{off}(\theta) \times I_c(\theta)$


$$E_{off}(I_c) = -1.4e - 4.I_c^4 + 0.016.I_c^3 - 0.25.I_c^2 + 0.9.I_c + 254.7 \quad (3.8)$$

➤ IGBT IRGP30B60KD-E -  $E_{off}(\theta) \times I_c(\theta)$


$$E_{off}(I_c) = 1558 - 590.8.\cos(I_c \cdot 0.0687) - 972.8.\sin(I_c \cdot 0.0687) - 228.8.\cos(2.I_c \cdot 0.0687) + 38.4.\sin(2.I_c \cdot 0.0687) + 6.41.\cos(3.I_c \cdot 0.0687) + 94.95.\sin(3.I_c \cdot 0.0687) + 25.07.\cos(4.I_c \cdot 0.0687) + 15.7.\sin(4.I_c \cdot 0.0687) \quad (3.9)$$

### 5.3.3 Perdas por Condução – Diodo

Como foi mencionando no item 5.2.1, as perdas de condução do diodo são calculadas através da queda de tensão do diodo, a qual é dependente da corrente de condução do dispositivo semiconductor. Logo através do equacionamento das curvas características dos diodos,  $V_f(\theta) \times I_f(\theta)$ , mostrada na Figura 5.6, para o pior caso que ocorre na  $T_j = 25^\circ\text{C}$ . A Figura 5.7 mostra os pontos e as aproximações das curvas realizadas com a utilização das equações (3.12) e (3.13), obtidas para os dois modelos de diodos através do software MatLab para as perdas de condução.




(a) 30EPH06




(b) 10ETF06S

Figura 5.6: Curva Característica  $V_f(\theta) \times I_f(\theta)$  do diodo. (a) 30EPH06, (b) 10ETF06S.



(a) 30EPH06



(b) 10ETF06S

Figura 5.7: Aproximação das Curvas Característica  $V_f(\theta) \times I_f(\theta)$  do diodo. (a) 30EPH06, (b) 10ETF06S.

➤ **Diodo 30EPH06 -  $V_f(\theta) \times I_f(\theta)$**

$$V_f(I_f) = 1.56 \cdot \exp(7.5e - 3 \cdot I_f) - 0.78 \cdot \exp(-0.23 \cdot I_f) \quad (3.10)$$

➤ **Diodo 10ETF06S -  $V_f(\theta) \times I_f(\theta)$**

$$V_f(I_f) = 1.23 \cdot \exp(6.5e - 3 \cdot I_f) - 0.55 \cdot \exp(-0.21 \cdot I_f) \quad (3.11)$$

### 5.3.4 Perdas por Comutação – Diodo

As perdas de comutação ocorrem nos diodos *boost* durante o seu *turn-off* devido aos problemas de recuperação reversa dos diodos rápidos utilizados. Tal problema causará perdas em si próprio e na chave semicondutora, pois nas topologias dos conversores *Boost*, *Dual Boost* e *Boost Intercalado*, toda a corrente da recuperação reversa do diodo circulará nas chaves, causando perdas durante a comutação *turn-on* das mesmas. Logo há a necessidade do cálculo dessas duas perdas durante o processo de comutação do diodo. Já nos diodos da ponte retificadora não há esse tipo de perda, devido ao fato de serem diodos lentos.


As perdas devido a recuperação reversa do diodo sobre o diodo são caracterizadas pela carga de recuperação reversa presente no tempo de recuperação reversa  $t_{rr}$ . Logo, o cálculo da perda de comutação sobre o diodo é feita através da obtenção da energia armazenada na recuperação reversa,  $Q_{rr}$ , a qual é obtida da Figura 5.8, com uma taxa de variação da corrente ( $di/dt$ ) constante de  $200A/\mu s$ ,  $T_j=125^\circ C$  para o diodo 30EPH06 e  $T_j=150^\circ C$  para o diodo 10ETF06S, e com a corrente de carga do conversor. Com a obtenção deste valor,  $Q_{rr}$ , e com o uso da equação (3.14) tem-se a energia dissipada durante a comutação *turn-off* do diodo, conforme [64]:

$$E_{turn\_off\_diodo} = Q_{rr}(I_f) \cdot V_o \quad (3.12)$$


Onde  $V_o$  é a tensão do barramento CC.

$I_f$  é a corrente direta do diodo.

Como pode ser visto pela Figura 5.8, somente para alguns valores de corrente têm-se as curvas de  $Q_{rr}(I_f)$ , logo, com a interpolação das curvas, pode-se calcular o valor de  $Q_{rr}$  para outros valores de corrente, e com isso é possível o cálculo das perdas por *turn off* no diodo. A interpolação foi realizada com o equacionamento das curvas presentes na Figura 5.8, com o uso do software MatLab, considerando um  $di/dt$  de  $200A/\mu s$  conforme [64].




(a) 30EPH06




(b) 10ETF06S

Figura 5.8: Energia da recuperação reversa do diodo em função da corrente de condução. (a) 30EPH06, (b) 10ETF06S.



(a) 30EPH06



(b) 10ETF06S

Figura 5.9: Aproximação das Curvas Característica  $Q_{rr}(I_f) \times di/dt$  do diodo para interpolação. (a) 30EPH06, (b) 10ETF06S.

➤ Diodo 30EPH06 -  $Q_{rr}(I_f) \times di/dt$

Curva de 15A

$$Q_{rr}(di/dt) = 2.2e-16.(di/dt)^3 - 7e-13.(di/dt)^2 + 1.1e-9.(di/dt) + 1.07e-5 \quad (3.13)$$

Curva de 30A

$$Q_{rr}(di/dt) = 2.3e-16.(di/dt)^3 - 7.97e-13.(di/dt)^2 + 1.4e-9.(di/dt) + 7.9e-7 \quad (3.14)$$

➤ **Diodo 10ETF06S -  $Q_{rr}(I_f) \times di/dt$**

**Curva de 20A**

$$Q_{rr}(di/dt) = 3.4e-13.(di/dt)^3 - 1.7e-10.(di/dt)^2 + 3.1e-8.(di/dt) + 2.6e-7 \quad (3.15)$$


**Curva de 5A**

$$Q_{rr}(di/dt) = -8.3e-14.(di/dt)^3 + 1.3e-11.(di/dt)^2 + 4.3e-9.(di/dt) + 3.9e-7 \quad (3.16)$$

### 5.3.5 Perdas por Comutação – Diodo/Chave

As perdas que ocorrem sobre a chave semicondutora devido aos problemas de recuperação reversa são calculadas através da corrente de recuperação reversa do diodo, a qual é obtida dos *datasheets* dos diodos semicondutores. Como o *datasheet* do diodo 30EPH06 não possui nenhuma relação direta da corrente de condução do diodo com a corrente de recuperação reversa do diodo, as perdas são calculadas através da equação(3.19) e a Figura 5.10. Com um  $di/dt$  de 200A/μs, obtem-se o valor de  $Q_{rr}$  e  $t_{rr}$  para a corrente média do diodo através da interpolação das curvas da Figura 5.10. Logo com a equação (3.19) tem-se o valor da corrente reversa que causará perdas de comutação sobre a chave.

$$Q_{rr} = \frac{t_{rr} \times I_{rr}}{2} \quad (3.17)$$



**Figura 5.10:** Curva Característica do diodo 30EPH06 para cálculo das perdas de recuperação reversa do diodo na chave. (a)  $t_{rr} \times di/dt$ , (b)  $Q_{rr} \times di/dt$ .




Figura 5.11: Aproximação das curvas características do diodo 30EPH06 para cálculo das perdas de recuperação reversa do diodo na chave. (a)  $t_{rr} x di/dt$ , (b)  $Q_{rr} x di/dt$ .

➤ **Diodo 30EPH06 -  $t_{rr} x di/dt$**

**Curva de 15A**

$$Q_{rr}(di/dt) = 36.05 \cdot \exp(-5.94e^{-3} \cdot di/dt) + 63.16 \cdot \exp(-2e^{-4} \cdot di/dt) \quad (3.18)$$

**Curva de 30A**

$$Q_{rr}(di/dt) = 26.39 \cdot \exp(-6.2e^{-3} \cdot di/dt) + 71.83 \cdot \exp(-1.48e^{-4} \cdot di/dt) \quad (3.19)$$

O equacionamento das curvas de 15A e 30A de  $Q_{rr} x di/dt$  para o diodo 30EPH06 já foram apresentadas no item 5.3.4. Novamente com a interpolação das curvas apresentadas na Figura 5.11, com o uso do software MatLab pode-se calcular a corrente de recuperação reversa do diodo, a qual irá percorrer a chave durante sua entrada em condução. Logo a corrente de recuperação reversa causará perdas de comutação de *turn on* sobre a chave, com isso, calcula-se a energia dissipada na chave conforme já calculado no item 5.3.2.

Para o diodo 10ETF06S não há a necessidade do equacionamento das curvas  $Q_{rr} x di/dt$  e  $t_{rr} x di/dt$ , pois o *datasheet* deste dispositivo semiconductor apresenta as curvas que relacionam diretamente a corrente direta de condução do diodo com a corrente de recuperação reversa, Figura 5.12 abaixo. No entanto, para o cálculo das perdas devido a recuperação reversa do diodo, é necessário a interpolação das curvas para obtenção da correta corrente de recuperação reversa. A Figura 5.13 e as equações (3.22) e (3.23) são as aproximações realizadas para interpolação das curvas. Dessa forma calcula-se a corrente de recuperação reversa do diodo, a qual irá percorrer a chave durante sua entrada em condução e causará perdas de comutação de *turn on* sobre a chave, logo, calcula-se a energia dissipada na chave conforme já calculado no item 5.3.2.




Figura 5.12: Aproximação da curva característica da corrente  $I_f(\theta) \times I_{rr}(\theta)$  do diodo 10ETF06S.

➤ Diodo 10ETF06S -  $I_{rr}(I_f) \times di/dt$

**Curva de 20A**

$$I_{rr}(di/dt) = 2.1e-6.(di/dt)^3 - 9.6e-4.(di/dt)^2 + 0.1997.(di/dt) + 0.1932 \quad (3.20)$$

**Curva de 1A**

$$I_{rr}(di/dt) = 1e-6.(di/dt)^3 - 3.86e-4.(di/dt)^2 + 0.1997.(di/dt) + 0.1932 \quad (3.21)$$




Figura 5.13: Curva característica da corrente  $I_f(\theta) \times I_{rr}(\theta)$  do diodo 10ETF06S.

## 5.4. Perdas por Condução – Ponte Retificadora

O cálculo das perdas por condução para os diodos da ponte retificadora é similar ao realizado para os diodos *boost*. Logo através do equacionamento da Figura 5.14 obtém-se a Figura 5.15 e a equação (3.24) que determinam o comportamento da queda de tensão nos diodos em função da corrente que circula nos mesmos.

Conforme visto na Tabela 5-1, o conversor *Dual Boost* não possui ponte retificadora, e a responsabilidade de retificação do sinal de entrada cai sobre os diodos intrínsecos das chaves. Logo o cálculo das perdas de condução segue os mesmos passos já discutidos, para os diodos intrínsecos das chaves, na

Figura 5.16 e sua aproximação na Figura 5.17 e equação (3.25).




Figura 5.14: Curva Característica  $V_f(\theta) \times I_f(\theta)$  da Ponte Retificadora KBPC50.




Figura 5.15: Aproximação da curva característica  $V_f(\theta) \times I_f(\theta)$  da Ponte Retificadora KBPC50.

➤ **Ponte Retificadora KBPC50 -  $V_f(\theta) \times I_f(\theta)$**

$$V_f(I_f) = 0.832 \cdot \exp(0.003801 \cdot I_f) - 0.1227 \cdot \exp(-0.752 \cdot I_f) \quad (3.22)$$




Figura 5.16: Curva característica  $V_{ce}(\theta) \times I_{ce}(\theta)$  dos diodos intrínsecos do IGBT IRGP30B60KD-E.




Figura 5.17: Aproximação da curva característica  $V_{ce}(\theta) \times I_{ce}(\theta)$  dos diodos intrínsecos do IGBT IRGP30B60KD-E.

➤ **Diodo Intrínseco do IGBT IRGP30B60KD-E -  $V_f(\theta) \times I_f(\theta)$**

$$V_f(I_f) = 1.046 \cdot \exp(0.006828 \cdot I_f) - 1.046 \cdot \exp(-0.3435 \cdot I_f) \quad (3.23)$$

## 5.5. Projeto do dissipador

O cálculo da resistência térmica do dissipador e conseqüentemente seu projeto, baseou-se no modelo unidimensional, de acordo com a Figura 5.18. Tal modelo apresenta como maior vantagem a sua simplicidade e pressupõe que todo o calor será transferido para o meio pelas haletas, e que a temperatura é constante em toda superfície do dissipador. Logo, para o projeto utilizando este modelo, a temperatura da junção é considerada constante (em regime permanente) e apenas um dispositivo por dissipador conforme apresentado por [65].

Logo com a potência dissipada em cada dispositivo semiconductor determinado e os parâmetros de cada dispositivo semiconductor determinados pelos seus datasheets pode-se projetar o dissipador necessário para cada topologia.




Figura 5.18: Modelo Térmico Equivalente dos semicondutores.

Onde:

P: Fonte de potência;

$T_J$  : Temperatura de junção;

$R_{JC}$  : Resistência entre a junção e o case (encapsulamento);

$R_{CD}$  : Resistência entre o case (encapsulamento) e o dissipador;

$R_{CA}$  : Resistência entre o dissipador e o Ambiente;

$T_C$  : Temperatura Case;

$T_D$  : Temperatura do Dissipador;

$T_A$  : Temperatura Ambiente.

Para obter-se a  $R_{DA}$ , que é a resistência térmica do dissipador, deve-se primeiramente obter a temperatura do dissipador,  $T_D$ , com o uso da equação (3.26)

$$T_D = T_J - P \cdot (R_{JC} + R_{CD}) \quad (3.24)$$

Com este valor e com a potência dissipada em cada dispositivo semiconductor determina-se a resistência entre o dissipador e o ambiente,  $R_{DA}$  através da equação (3.27):

$$R_{DA} = \frac{T_D - T_A}{P} \quad (3.25)$$

De posse deste valor, resistência térmica entre o dissipador e o ambiente, pode-se encontrar o comprimento do dissipador, mas primeiramente há a necessidade de determinar os perfis de dissipadores. Foram escolhidos quatro tipos de perfil, e através de seus *datasheet* do fabricante[66] obteve-se os valores da Tabela 5-2. São eles:

**Tabela 5-2: Perfis de dissipadores escolhidos.**

Perfil	Resistência Térmica (°C/W)	Largura (cm)	Altura (cm)
14050	1.06	14	5
14376	1.11	12,16	7,6
14549	1.17	14,5	6,9
15559	0.73	15,5	5,9

Mas antes de calcular-se o comprimento do dissipador tem-se que encontrar antes o fator de correção do comprimento para estimar o comprimento do dissipador. Tal fator de correção do comprimento é determinado pela equação (3.28),

$$F_{cc\_perfil} = \frac{R_{DA}}{R_{th\_perfil} \cdot F_{c\_temp}} \quad (3.26)$$

Onde:

$R_{DA}$  : resistência entre dissipador e ambiente;

$R_{th\_perfil}$  : resistência térmica do dissipador – datasheet;

$F_{c\_temp}$  : fator de correção da temperatura - obtido pela equação (3.29) da Figura 5.19.




Figura 5.19: Variação da Resistência Térmica com a diferença de Temperatura.

$$F_{c\_temp} = 0.655e^{-0.04587 \cdot \Delta t} + 1.174e^{-0.002419 \cdot \Delta t} \quad (3.27)$$

Onde  $\Delta t$  é dado por:

$$\Delta t = T_D - T_A \quad (3.28)$$

Onde:

$T_D$  : Temperatura do dissipador do semiconductor;

$T_A$  : Temperatura ambiente;

Com o valor do fator de correção do comprimento obtido pela equação (3.26) e através da Figura 5.20, determina-se o comprimento do dissipador. Dessa forma, para facilitar o cálculo do comprimento do dissipador, a Figura 5.20 foi equacionada e pode ser demonstrada pela equação (3.31).




Figura 5.20: Comprimento do Dissipador através do Fator de Correção do Comprimento.

$$L_{perfil} = \frac{8.239 \cdot F_{c\_perfil} - 1.74}{F_{c\_perfil}^3 - 0.6121 \cdot F_{c\_perfil}^2 + 0.2681 \cdot F_{c\_perfil} - 0.056} \quad (3.29)$$

## 5.6. Projeto do Dissipador

Como demonstrado nas seções anteriores, o projeto dos dissipadores é realizado primeiramente através do cálculo da potência dissipada em cada dispositivo semicondutor. Isso é obtido com os equacionamento das curvas que determinam as perdas nos semicondutores já apresentados e com o auxílio do software Matlab obteve-se a potência dissipada em cada dispositivo semicondutor, para cada topologia conforme a Figura 5.21. Na Tabela 5-3 e na Figura 5.22 é apresentado uma comparação do comprimento dos dissipadores para as três topologias. Já na Tabela 5-4 e Figura 5.23 tem-se o volume dos mesmos.




Figura 5.21: Comparação das Perdas dos conversores .

Tabela 5-3: Comprimento dos dissipadores para cada conversor para 5 perfis de dissipador.

Dissipador Perfil	Conversor Boost	Conversor Boost Intercalado	Conversor Dual Boost
14050	28,61	15,46	16,60
15559	12,92	6,96	7,45
14549	35,25	19,07	20,47
14376	31,53	17,04	18,30
17232	24,74	13,36	14,34




Figura 5.22: Comparação do Comprimento dos dissipadores dos conversores para 5 perfis diferentes de dissipadores.

Tabela 5-4: Volume dos dissipadores para cada conversor para 5 perfis de dissipador

Dissipador Perfil	Conversor Boost	Conversor Boost Intercalado	Conversor Dual Boost
14050	2002,70	1082,26	1162,00
15559	1181,53	636,91	681,30
14549	3526,76	1908,27	2048,02
14376	3426,68	1851,58	1988,84
17232	1361,69	735,23	789,27




Figura 5.23: Comparação do Volume dos dissipadores dos conversores para 5 perfis diferentes de dissipadores.

## 5.7. Considerações Finais

## Capítulo 6

# INTERFERÊNCIA ELETROMAGNÉTICA

---

### 7.1. Introdução

Esse capítulo aborda o problema da interferência eletromagnética gerada nos conversores de potência operando como PFC. São apresentadas as principais fontes geradoras de ruído e as formas de atenuação das mesmas para conformidade com as normas vigentes. Também são discutidas detalhadamente as etapas de projeto de filtros de EMI. O capítulo é finalizado com resultados experimentais da interferência eletromagnética conduzida com a utilização do filtro de EMI projetado.

### 7.2. Interferência Eletromagnética

A interferência eletromagnética ou EMI (Electromagnetic Interference) é caracterizada por uma degradação no desempenho de um equipamento devido a uma perturbação eletromagnética. Tal interferência é capaz de se propagar tanto no vácuo quanto por meios físicos. Devido a isso, é possível verificar suas conseqüências a quilômetros de distância, como no caso de uma descarga atmosférica.

Na verdade, todo circuito eletrônico produz algum tipo de campo magnético ao seu redor e, assim, se torna gerador de EMI. Como conseqüência, temos a transferência de energia eletromagnética (ou acoplamento) entre um equipamento "fonte" com o equipamento "vítima", que pode ocorrer por radiação ou condução, ou ambos. Em todos os casos temos o envolvimento de uma fonte de energia eletromagnética, um dispositivo que responde a esta energia (vítima) e um caminho de transmissão que permite a energia fluir da fonte até a vítima.

Para uma melhor compreensão e entendimento da interferência eletromagnética são listados a seguir alguns termos considerados de importância básica, conforme apresentados em [68]:

**Meio eletromagnético:** a totalidade de fenômenos eletromagnéticos existentes em um determinado local.

**Interferência eletromagnética (EMI):** a degradação de um dispositivo, equipamento ou sistema causado por um distúrbio eletromagnético.

**Compatibilidade Eletromagnética (EMC):**

1º Habilidade de dispositivos, equipamentos, ou sistemas, funcionar satisfatoriamente em seus meios eletromagnéticos (Aspecto Imunidade) sem introduzir distúrbios eletromagnéticos intoleráveis para qualquer um neste ambiente (Aspecto Emissão).

2º Uma disciplina da engenharia desenvolvida assegura que um dispositivo, equipamento, ou sistemas que gera e/ou usa energia eletromagnética podem coexistir satisfatoriamente.

**Distúrbios eletromagnéticos:** qualquer fenômeno eletromagnético que possa degradar o desempenho de um equipamento, dispositivo ou sistema.

**Interferência de Radio Freqüência (RFI):** a degradação na recepção de um sinal desejável por um distúrbio eletromagnético tendo componentes na banda de rádio freqüência.

**Imunidade Eletromagnética:** capacidade de um dispositivo, equipamento ou sistema operar sem degradação, na presença de uma perturbação eletromagnética.

**Susceptibilidade Eletromagnética:** a incapacidade de equipamentos, dispositivos, ou sistemas desempenharem suas funções sem degradação na presença de um distúrbio eletromagnético; susceptibilidade é a falta de imunidade.

**Nível de Emissão Eletromagnético:** nível de uma dada perturbação eletromagnética emitida de um dispositivo, equipamento ou sistema particular, medido de maneira especificada.

Com isso, pode-se dizer que para ocorrer uma situação de interferência eletromagnética, três elementos devem estar presentes. Estes três elementos incluem uma fonte de perturbação eletromagnética, um percurso de acoplamento através das quais as perturbações são transmitidas, e um receptor que sofre os efeitos adversos dos sinais recebidos.

Como fontes geradoras de perturbações eletromagnéticas podem ser citadas as fontes naturais e não naturais (produzidas pelo homem). Fontes naturais podem ser desde ruídos atmosféricos, decorrentes de descargas elétricas, até ruídos cósmicos provocados por explosões do Sol. Por exemplo, no caso de quedas de raios sobre a rede de distribuição de energia elétrica, o distúrbio é propagado pelos fios até a instalação interna, provocando diversos danos.

Já as fontes de EMI não naturais são geradas tanto dentro do ambiente predial como fora dele, em acionamentos de cargas indutivas, como motores elétricos, cargas resistivas, como lâmpadas fluorescentes, aquecedores, equipamentos médicos, aparelhos de microondas, equipamentos de comunicação móvel, etc [67].

Como mecanismos de acoplamento, através das quais as perturbações são transmitidas, podem-se citar três meios pelos quais a EMI pode ser transmitido da fonte para a vítima, [69]:

- Condução
- Irradiação
- Indução

A maioria das ocorrências de EMI se dá através de condução por meio de cabos de alimentação, entrada de sinal e terminais de terra de proteção [67]. Já a EMI irradiada se propaga por irradiação a partir da fonte, através do espaço para a vítima. E a indução ocorre quando dois circuitos estão magneticamente acoplados.


Como acoplamentos magnéticos podem-se citar quatro mecanismos fundamentais de acoplamento/propagação de distúrbios eletromagnéticos, conforme mostrados por [68]:

- Acoplamento Galvânico (Figura 6.1.(a)): ocorre através do aterramento, fazendo com que as correntes de alta frequência circulem por toda a instalação, via cabos de alimentação e cabos de terra. Como tratam-se de sinais de alta frequência, as capacitâncias e indutâncias intrínsecas do sistema tornam-se relevantes para a condução dos ruídos de alta frequência, permitindo a contaminação de toda a rede elétrica.

- Acoplamento Capacitivo ou Elétrico (Figura 6.1(b)): ocorre entre trilhas, enrolamentos magnéticos, dispositivos semicondutores e dissipadores, e cabos ao longo do trajeto. A capacitância entre os cabos é um caminho perfeito para o acoplamento de tais sinais de alta frequência, induzindo tensões parasitas no sistema.

- Acoplamento Indutivo ou Magnético (Figura 6.1(c)): ocorre de forma semelhante ao acoplamento capacitivo, entretanto, a componente magnética agora entra em ação ao longo dos cabos em paralelo, induzindo correntes parasitas no sistema.

- Acoplamento através campos magnéticos distantes (Figura 6.1(d)): Acoplamento entre dois condutores quando a distância entre eles é menor do que meio comprimento de onda.



**Figura 6.1: Mecanismos de acoplamento/propagação de distúrbios eletromagnéticos: (a) Acoplamento galvânico, (b) Acoplamento capacitivo, (c) Acoplamento indutivo, (d) Acoplamento através campos magnéticos distantes.**

Como receptores da interferência eletromagnética pode-se citar fontes de alimentação, computadores e periféricos, sensores analógicos e amplificadores, receptores de rádio e televisão, equipamentos de segurança, equipamentos militares, sistemas de controle, e qualquer equipamento, sistema ou dispositivos eletro-eletrônicos que estejam em ambientes eletromagnéticos podem se tornar receptores de EMI.

Logo, se qualquer um destes elementos for eliminado, fonte de perturbação eletromagnética, um percurso de acoplamento e um receptor, a interferência não ocorrerá. Portanto, pode-se obter compatibilidade eletromagnética através da redução dos níveis de emissão da fonte de perturbação, da interrupção do percurso de acoplamento, ou da proteção do receptor a fim de torná-lo imune as perturbações. Em alguns casos, técnicas de supressão de interferência deverão ser aplicadas a duas ou a todas as três partes do percurso da perturbação [69].

### 7.3. Normas e Regulamentações para Interferência Eletromagnética

Foi reconhecido na década de 30 que ruído eletromagnético gerado poderia interferir com recepções de rádio. Trabalhos de regulamentação para assegurar recepções livres de interferência iniciaram em 1933 pela formação do *International Special Committee on Radio Interference* (CISPR). Durante as décadas seguintes normas e regulamentações foram sendo desenvolvidas. Entre os institutos e organizações responsáveis pela organização e publicação das normas e regulamentações pode-se destacar como os principais [70]:

- *International Electrotechnical Commission* (IEC) através do *International Special Committee on Radio Interference* (CISPR)
- *Federal Communications Commission* (FCC) nos Estados Unidos
- *European Committee for Electrotechnical Standardization* (CENELEC) e o *European Telecommunications Standards Institute* (ETSI) em países da Europa.

Tais institutos e comitês organizam as normas de acordo com o meio ou produto específico. Dessa forma, as normas foram classificadas como [71] :

**Norma Específica:** são para produtos específicos ou grupos de produtos. Este tipo de norma é coordenada com normas genéricas.

**Norma Genérica** refere-se a meios específicos. Este tipo de norma seta os níveis mínimos de EMI nos quais equipamentos nesses meios deverão encontrar. Onde nenhuma norma específica existe logo as normas genéricas são utilizadas. Este tipo de norma detalha os níveis de EMI para os seguintes meios:

- Doméstico, Comercial e Iluminação Industrial.
- Meio Industrial.


**Norma Básica:** descreve as regras gerais e fundamentais para alcançar os requerimentos. Termologia, fenômenos, níveis de compatibilidade, medidas, técnicas para teste e classificação dos meios de EMI são descritos nestes tipos de norma.

## 7.4. Interferência Eletromagnética Conduzida

A preocupação com a EMI tornou-se mais evidente após a popularização de conversores comutados. Devido à presença de interruptores (semicondutores) que trocam de estado muito rápido, isto é, produzem altas variações de tensão em determinados nós ( $dv/dt$ ), e altas variações de corrente em determinados laços ( $di/dt$ ), altos níveis de ruído eletromagnético são gerados. Como essas variações de tensão e corrente podem estar acopladas de alguma forma com os terminais de alimentação do conversor, um ruído conduzido estará sendo injetado na rede de alimentação, e que poderá atingir outro equipamento que esteja sendo alimentado pela mesma rede.

Tal ruído conduzido é dividido em duas formas, ruído conduzido de modo diferencial e o ruído conduzido de modo comum. O ruído de modo diferencial, mostrado na Figura 6.2(a), ou também chamado de ruído simétrico, circula sobreposta a própria corrente de alimentação do equipamento nos terminais de entrada, com a única diferença de ter frequências superiores múltiplas da frequência de chaveamento utilizada. Já o ruído de modo comum (ou assimétrico), por sua vez, circula pelo condutor de aterramento, como pode ser visto na Figura 6.2.(b), e utiliza como caminho os elementos parasitas que existem entre o circuito e o chassi do equipamento, que por questões de segurança deve ser aterrado.

A Figura 6.2 apresenta a circulação do ruído conduzido para um equipamento qualquer. No entanto, nosso objetivo nesse capítulo é a análise do ruído nos conversores Boost, Boost Intercalado e Dual Boost operando como PFC. Logo, no item a seguir, será apresentado as fontes de ruído conduzido nestes conversores, bem como os caminhos pelos quais este tipo de ruído circula.



**Figura 6.2: Interferência Eletromagnética Conduzida: (a) Caminho para o ruído de modo diferencial, (b) Caminho para ruído de modo comum.**

## 7.5. Interferência Eletromagnética Conduzida no PFC

Por ser a primeira etapa de processamento de energia, o PFC é o principal responsável pelo ruído conduzido de modo diferencial que será injetado no sistema de distribuição de energia. Na Figura 6.3 é mostrada o caminho percorrido pelo ruído de modo diferencial conduzido no conversor Boost. Já na Figura 6.4 é mostrado o ruído de modo diferencial para o conversor Boost Intercalado, e na Figura 6.5 tem-se o mesmo, a circulação do ruído de modo diferencial no conversor Dual Boost durante o semi-ciclo positivo e negativo. Conforme foi mencionando anteriormente, tal ruído circula sobreposto a própria corrente de alimentação do equipamento, logo o caminho percorrido pelo ruído é o mesmo percorrido pela corrente do nosso PFC. Outro fato que deve ser salientado é a utilização de um equipamento entre a alimentação de entrada e a etapa PFC, por onde há circulação do ruído. Tal equipamento é necessário em medidas de EMI conduzida e representa uma rede padrão, conhecida como “*Line Impedance Stabilization Network (LISN)*”, usado para proporcionar uma impedância de carga padrão para a fonte de ruído. A tensão através desta carga é medida como emissão de ruído conduzido do equipamento sobre teste [72].




Figura 6.3: Caminho de circulação do ruído de modo diferencial na etapa PFC do conversor Boost.






Figura 6.4: Caminho de circulação do ruído de modo diferencial na etapa PFC do conversor Boost Intercalado.




**Figura 6.5:** Caminho de circulação do ruído de modo diferencial na etapa PFC do conversor Dual Boost no semi-ciclo positivo e negativo.

Logo, pela análise das figuras anteriores, o caminho do ruído de modo diferencial nos conversores Boost e Dual Boost, pode ser representado pela Figura 6.6 e pela Figura 6.7 para o conversor Boost Intercalado. Pode-se perceber que o ruído de modo diferencial é afetado pela forma de onda da fonte de ruído e pela impedância do indutor Boost.

Então, a primeira causa de ruído de modo diferencial e a mais óbvia é a influência direta da forma de onda da corrente que circula no indutor do conversor Boost. O conversor PFC é projetado para operar com uma determinada amplitude de ondulação de corrente em tal indutor. Como essa ondulação de corrente tem uma forma de onda triangular, seu espectro é composto de harmônicos que começam na frequência de comutação (primeiro harmônico) seguidos de seus múltiplos, mas com um decaimento assintótico na amplitude dos mesmos, com um relação diretamente proporcional ao inverso quadrado da ordem do harmônico, o que significa que a amplitude dos harmônicos terá uma taxa de decaimento igual a 40dB/dec, conforme descrito por [73]. Esse decaimento na amplitude constitui uma característica benéfica, pois facilita a filtragem de ruídos de alta frequência, onde os filtros de EMI perdem grande parte da sua capacidade de atenuação devido à suas imperfeições.




**Figura 6.6:** Circuito equivalente da circulação de ruído de modo diferencial para o conversor Boost e Dual Boost.




**Figura 6.7: Circuito equivalente da circulação de ruído de modo diferencial para o conversor Boost Intercalado.**

A circulação do ruído através dos parasitas capacitivos do indutor Boost é a segunda forma pela qual o ruído diferencial é afetado. Como qualquer componente real, o indutor Boost pode deixar de se comportar como um indutor puro, dependendo da frequência do sinal que circula pelo mesmo [75]. A Figura 6.8 mostra um exemplo da curva de impedância de um indutor projetado para um conversor PFC na faixa de 1kHz a 30MHz. Observa-se que o comportamento indutivo ocorre até o primeiro pico, quando o mesmo passa a se comportar como um capacitor. A partir desse ponto a impedância passa por sucessivos pontos de picos e vales, sendo que os vales constituem pontos de baixa impedância e que facilitam a transmissão do ruído de chaveamento para os terminais de entrada. Como resultado, tem-se que o espectro do ruído de modo diferencial fica amplificado nas frequências dos vales, como pode ser notado na Figura 6.9.




**Figura 6.8: Curva de Impedância do Indutor Boost.**



**Figura 6.9: Impacto das capacitâncias parasitas do Indutor Boost no ruído de modo diferencial.**

Há ainda outro aspecto que pode ser considerado uma fonte de ruído de modo diferencial, e esta associado à forma de onda da corrente que circula no indutor Boost, a recuperação reversa do diodo Boost. Esta corrente de recuperação reversa ocorre sobre a chave na topologia Boost, causando oscilações de alta frequência, como pode ser visto na Figura 6.10 [74].



**Figura 6.10: Efeito da recuperação Reversa do diodo sobre o ruído de modo diferencial.**

Já o ruído conduzido de modo comum produzido na etapa PFC é diretamente dependente das capacitâncias parasitas do conversor. Podem-se verificar tais capacitâncias parasitas no layout do circuito, entre as trilhas, e a principal delas, trata-se da capacitância que se estabelece entre a trilha do dreno (ou coletor) do interruptor principal e o chassi[74]-[79]. Essa capacitância proporciona um caminho para circulação do ruído de modo comum, como pode ser visto na Figura 6.11 para o conversor Boost. Esse nó ( ou trilha) apresenta uma variação da tensão ( $dv/dt$ ), 0 volt quando a chave está *on* e igual à tensão do barramento CC quando a chave está *off*. Devido ao alto  $dv/dt$  nesse ponto, poderá ocorrer uma maior fuga de corrente para o chassi através das capacitâncias parasitas mencionadas anteriormente. Quanto mais rápida a variação de tensão (maior  $dv/dt$ ) mais esse aspecto se evidencia, devido ao efeito da reatância capacitiva. O resultado é o aparecimento de impulsos (*spikes*) de corrente

no caminho do ruído de modo comum nos momentos em que ocorrem as comutações do interruptor principal. Dessa forma, devido ao fato dessa corrente se dar na forma de impulsos, o ruído se espalhará no espectro, a partir da frequência de comutação, com uma amplitude aproximadamente uniforme.

As figuras abaixo mostram o caminho percorrido pelo ruído conduzido de modo comum nos três conversores. A Figura 6.11 apresenta o caminho percorrido pelo ruído de modo comum no conversor Boost através da capacitância parasita e o terra. Não há circulação do ruído de modo comum através do indutor *Boost* devido ao fato do mesmo representar um caminho de alta impedância para o ruído. Entretanto, devido às capacitâncias parasitas do indutor, discutidas anteriormente, em alta frequência pode haver circulação de ruído de modo comum através do indutor.

Na Figura 6.12 e Figura 6.13 são apresentados o caminho percorrido pelo ruído de modo comum para os conversores Boost Intercalado e Dual Boost.




Figura 6.11: Caminho de circulação do ruído de modo comum na etapa PFC.






Figura 6.12: Caminho de circulação do ruído de modo comum na etapa PFC do conversor Boost Intercalado.




**Figura 6.13: Caminho de circulação do ruído de modo comum na etapa PFC do conversor Dual Boost. (a)Semi-ciclo positivo. (b) Semi-ciclo negativo.**


Já nas figuras abaixo, Figura 6.14, Figura 6.15, Figura 6.16 e Figura 6.17 são apresentados os circuitos equivalentes dos conversores com relação a circulação do ruído de modo comum. Pode-se notar a forte dependência das capacitâncias parasitas e da fonte de ruído sobre o ruído de modo comum. Como mencionado anteriormente, a fonte de ruído é determinada pela variação da tensão ( $dv/dt$ ) aplicada a trilha do dreno (ou coletor) do interruptor principal.




**Figura 6.14: Circuito equivalente da circulação de ruído de modo comum para o conversor Boost .**



**Figura 6.15: Circuito equivalente da circulação de ruído de modo comum para o conversor Boost Intercalado.**



**Figura 6.16: Circuito equivalente da circulação de ruído de modo comum para o conversor Dual Boost, semi-ciclo positivo.**



**Figura 6.17: Circuito equivalente da circulação de ruído de modo comum para o conversor Dual Boost, semi-ciclo negativo.**

## 7.6. Controle da Emissão do Ruído Eletromagnético Conduzido

O controle da emissão de ruído conduzido se faz necessário sempre que o mesmo for superior aos limites recomendados pela norma, na faixa de frequência especificada pela mesma. Dessa forma, pode-se obter o controle da emissão do ruído eletromagnético através de dois métodos:

- Método Preventivo
- Método Corretivo

O primeiro método, preventivo, procura atacar os pontos onde o ruído é gerado ou transmitido para os condutores de entrada, para diminuir a sua influência e a necessidade de filtragem. O segundo método, corretivo, faz o bloqueio do ruído existente através de filtragem. Na maior parte dos casos, ambos os métodos precisam ser utilizados, pois nem sempre é possível um nível de minimização suficiente, através do método preventivo, para se descartar o filtro. Entretanto, a utilização do método preventivo é essencial para o aumento da densidade de potência do conversor, uma vez que ele pode contribuir significativamente para reduzir a atenuação necessária na etapa da filtragem. Essa atitude diminui o volume de filtros e conseqüentemente os custos.

### 7.6.1 Método Preventivo

#### ➤ *Aterramento*

O aterramento adequado dos equipamentos e seus cabos de interligação, bem como de filtros de proteção, é imprescindível para o escoamento de ruídos e surtos provenientes da rede elétrica e também para a criação de uma boa referência de potencial elétrico. Adequadamente executado, pode prevenir alguns problemas de EMI, especialmente quando se trata de sistemas baseados em transmissão via rádio, reduzindo, por exemplo, correntes harmônicas e ruídos elétricos no cabo de alimentação da antena [67].

É interessante o uso de malhas de aterramento, pois apresentam baixa impedância. Condutores comuns com altas frequências apresentam a desvantagem de terem alta impedância. Devem-se evitar os loops de correntes. O sistema de aterramento deve ser visto como um circuito que favorece o fluxo de corrente sob a menor indutância possível [81].

### ➤ **Blindagem**


Todo equipamento eletrônico precisa ter um comportamento neutro em relação à radiação eletromagnética, o que significa dizer que seu funcionamento não deve ser afetado pela presença de campos eletromagnéticos e, ao mesmo, ele não deve gerar campos eletromagnéticos que possam afetar outros equipamentos. Logo, para que aconteça isso, imunidade à interferência eletromagnética, equipamentos devem possuir uma blindagem, uma espécie de escudo protetor que impeça a livre passagem das ondas eletromagnéticas. Essa blindagem hoje é feita de metal. Filmes finos condutivos, cobre trançado e folhas de metal são os materiais de blindagem mais comuns. A efetividade máxima da blindagem geralmente requer folhas de metal sólido que encapsula completamente a fonte ou o circuito suscetível ou equipamento. Pequenas discontinuidades, tais quais buracos ou fendas, diminuem a efetividade da blindagem. Adicionalmente, as superfícies em contato entre as diferentes peças devem ser condutoras.

Esse tipo de blindagem tem se tornado um problema com a crescente miniaturização dos aparelhos, principalmente pelo peso excessivo. Isso sem contar o custo elevado e o risco de corrosão. Recentemente, cientistas da Universidade da Virgínia, Estados Unidos, conseguiram criar um novo plástico condutor de eletricidade que funciona tão bem quanto os metais para a blindagem contra a interferência eletromagnética, mas que é muito mais leve. O novo composto reúne o melhor dos metais - a excelente condutividade elétrica - e dos plásticos - a leveza e a moldabilidade. Além disso, oferecem uma capacidade de blindagem ainda melhor do que as atuais e são extremamente leves, à prova de corrosão e mais barato de se produzir do que os metais [82].

### ➤ **Técnicas de Comutação Suave**

Muitos trabalhos de pesquisa mostram que as taxas de variação da tensão e da corrente ( $dv/dt$  e  $di/dt$ ) são grandes fontes de ruído. Quanto maior a frequência de chaveamento, maior serão as taxas  $dv/dt$  e  $di/dt$ , logo, maior será a emissão de ruído de EMI. Como solução para a diminuição desta emissão de EMI devido a esses problemas, é a utilização de técnicas soft-switch, as quais podem reduzir significativamente as taxas de variação de tensão e corrente ( $dv/dt$  e  $di/dt$ ), conseqüentemente reduzir EMI.

Essa redução nos níveis de EMI pode ser explicada de forma simples. Em conversores operando com *hard-switch*, a forma de onda da tensão através do coletor e do emissor da chave é próxima a uma onda quadrada, o qual apresenta tempos de subida e descida muito rápidos. Com a utilização de técnicas *soft-switch*, os tempos de subida e descida da forma de onda são enormemente reduzidos, em outras palavras, o  $dv/dt$  e  $di/dt$  são grandemente reduzido[72] [83][84], conseqüentemente reduzindo a emissão de EMI.. Isto pode ser ilustrado na Figura 6.18.



**Figura 6.18:** Formas de onda da tensão na chave com e sem a utilização de técnicas *soft-switch*.

Além disso, a utilização de técnicas *soft-switch* podem também ser utilizadas para atuar sobre os problemas de recuperação reversa do diodo. Como mencionando anteriormente a recuperação reversa do diodo causa oscilações de corrente sobre a chave, o que levará a geração de ruído de modo diferencial. Logo, a utilização de técnicas *soft-switch* que atue sobre este problema é extremamente recomendável para a redução da geração de EMI.

#### ➤ *Resistência de Gate*

Outra forma de reduzir a emissão de EMI através da redução da taxa de variação da tensão e da corrente no dispositivo semiconductor é através da resistência de *gate* da chave. Para baixas resistências de *gate*, o  $dv/dt$  e  $di/dt$  da tensão e da corrente na chave são aumentados, como resultados temos um aumento da tensão de *overshoot*, durante o *turn-off*, e a corrente de recuperação reversa do diodo é aumentada durante o *turn-on*. Esta tensão de *overshoot* e a corrente de recuperação reversa do diodo produzem oscilações no circuito. Estas oscilações de alta frequência, como mencionados anteriormente, são as excitações primárias para ruído de EMI de alta frequência. Por outro lado, para altas resistências de *gate*, há uma redução do  $dv/dt$  e  $di/dt$ , e conseqüentemente tem-se uma redução nos níveis de ruído em altas frequências.

Portanto, a escolha adequado do valor da resistência de *gate* ajudará na redução do  $dv/dt$ , e conseqüentemente causará impacto significativo nos níveis de ruído de alta frequência como mostrado por [74].

### ➤ *Ripple da Corrente*

A corrente de ripple é resultado direto do valor da indutância do indutor Boost. Menor indutância, maior a corrente de ripple, logo tem-se maiores níveis de EMI. Além disso, escolha do ripple da corrente afeta também a recuperação reversa do diodo, que como já mencionado é uma fonte de ruído. Logo, a escolha do ripple da corrente é determinante nas emissões de interferência eletromagnética.

Largas corrente de *ripple* produzem altos níveis de EMI para baixas frequências (150kHz a 1 MHz), enquanto que baixos *ripples* tem-se maiores níveis de EMI para altas frequências (1 MHz a 30MHz). Isto pode ser explicado devido ao fato que um maior ripple proporciona uma menor indutância, portanto tem-se uma menor impedância entre a tensão da chave e a LISN, assim produzindo uma maior corrente de ruído através da LISN. Além disso, um maior ripple também reduz os problemas da recuperação reversa dos diodos rápidos. Isso é outro fato que explica porque um maior ripple produz menos ruído nas altas frequências (1 MHz a 30MHz), pois tem-se a redução das oscilações de alta frequência provocadas pela recuperação reversa do diodo [74].

### ➤ *Frequência de Chaveamento*

A frequência de chaveamento é também uma variável que determina o comportamento do ruído de EMI. Com o aumento da frequência de chaveamento, mais harmônicos são empurrados para a faixa de medidas das normas (0.150 – 30 MHz), assim tem-se um aumento dos níveis de EMI. O impacto do aumento da frequência de chaveamento é mais notável na faixa de altas frequências (1 MHz a 30 MHz) porque depois de 1 MHz o filtro é menos efetivo devido aos parasitos do filtro [74]. Por outro lado, com uma maior frequência de chaveamento tem-se a redução do tamanho e indutância do indutor Boost, logo pode-se ter uma redução nos parasitas dos enrolamentos do indutor, o que melhora a performance de EMI em altas frequências .

### ➤ *Dispositivo Semicondutor*

A escolha do dispositivo semicondutor também apresenta uma direta relação com a EMI. Dispositivos semicondutores (MOSFET ou IGBT) apresentam diferenças nas suas características (*delay time, fall time, rise time, etc.*), logo, a EMI gerada por cada componente será diferente, já que tais características são determinantes para as taxas de variação de tensão e corrente ( $dv/dt$  e  $di/dt$ ) sobre a chave. Logo uma análise comparativa entre os dispositivos é de grande

importância para ter-se conhecimento de qual dispositivo apresenta melhor desempenho com relação à interferência eletromagnética.

➤ ***Capacitores Feedthrough***

A aplicação de capacitores do tipo *feedthrough* (capacitores de passagem) já é bastante conhecida no meio técnico, sendo uma das melhores soluções de baixo custo para minimizar a difusão do ruído eletromagnético pelo circuito elétrico. Os capacitores convencionais multi-layers não são apropriados para esta aplicação, pois apresentam alta indutância parasita induzida no plano terra, até 4 vezes maior que a exibida pelos capacitores *feedthrough*, o que resulta em uma frequência de ressonância série bem menor. Logo pode ser citado como principais benefícios dos capacitores *feedthrough* a habilidade para suprimir ruídos de altas frequências que não podem ser suprimidos por capacitores convencionais e a grande atenuação em decorrência da baixa indutância parasita para o terra [86].

➤ ***Capacitores Desacoplamento***

No chaveamento dos circuitos há formação de *loops* de corrente que aumentam a possibilidade de interferências eletromagnéticas. Estes *loops* de corrente são prejudiciais, pois os campos magnéticos podem interferir, através de indução, regiões próximas aos *loops*. O ideal é diminuir as áreas internas ao *loop* minimizando possíveis induções em outros ramos dos circuitos através da utilização de capacitores de desacoplamentos

Capacitores de desacoplamentos devem suportar correntes de alta frequência e possuir baixa indutância, por essa razão capacitores de disco cerâmicos ou capacitores multicamadas cerâmicas são preferidos [87].

➤ ***Indutor Boost***

Como foi mostrado no item 7.5 o indutor Boost tem papel decisivo com relação ao ruído diferencial. Ele influencia a parte de baixa frequência (150kHz – 5MHz) através da amplitude da ondulação de corrente que é definida na etapa de projeto, através do valor da indutância escolhido. E também, influencia na parte de alta frequência (5MHz – 30MHz) devido a presença de parasitas capacitivos no mesmo.

No primeiro caso, na faixa de frequência de 150kHz a 5MHz, a redução do ruído gerado só é atingida se a indutância do indutor Boost for aumentada para diminuir a amplitude da ondulação de corrente (considerando a mesma frequência de comutação). No segundo caso, na faixa de frequência de 5MHz a 30MHz, o desafio é a minimização dos parasitas capacitivos do indutor Boost, os quais estão ligados a forma como o indutor é confeccionado

e aos materiais utilizados. Uma técnica muito utilizada consiste em enrolar os indutores com uma única camada de fio, tanto o do filtro quanto o do conversor Boost, pois isso elimina a capacitância que se estabelece entre as camadas, que é uma das mais expressivas.

Outro aspecto positivo para a redução dos parasitas capacitivos do indutor é a escolha do material magnético, pois cada material pode apresentar características elétricas e dielétricas diferentes. Como a primeira camada de espiras fica muito próxima do material magnético, o mesmo pode afetar a capacitância entre espiras consecutivas, e conseqüentemente na capacitância parasita total. Núcleos magnéticos de diferentes tipos de material apresentaram diferenças nas curvas de impedâncias com diferenças significativas nas freqüências dos picos e vales [85]. Diferentes núcleos podem apresentar diferentes geometrias, a qual tem influência significativa nas capacitâncias entre-enrolamentos e no fluxo radiado [74].

### ➤ Projeto do Layout

Parasitas do layout tem um significativo efeito no ruído conduzido EMI, especialmente nos *loops* que conduzem correntes de alta freqüência de chaveamento. Em fontes chaveadas, estes loops geralmente envolvem dispositivos semicondutores. Para o conversor Boost, o *loop* de alto  $di/dt$  pode ser visto na Figura 6.19. A linha tracejada indica o *loop* crítico com alta variação de corrente ( $di/dt$ ). Já a Figura 6.20 mostra o nó onde se tem uma alta variação da tensão  $dv/d$  [74]. Logo, como pode ser notado, as principais fontes de ruído eletromagnético podem ser facilmente identificadas na chave e no diodo de potência para esta topologia




Figura 6.19: Loop de alta  $di/dt$ .





Figura 6.20: Nó com alto  $dv/dt$ .

Quanto menor a área dos tracejados das figuras, Figura 6.19 e Figura 6.20, menor será as áreas de emissão, com isso a eficiência das antenas destes *loops* equivalentes será pequena.

Como consequência, a quantidade de ruído irradiado que pode acoplar com circuitos condutores, assim tornando-se ruído conduzido, também será minimizado. Logo, para redução do efeito destas antenas irradiadoras de ruído, algumas medidas podem ser tomadas como solução, como mostradas por [86][87]:

- a) Redução do comprimento dos fios onde há circulação de corrente;
- b) Entrelaçar, se possível, todas as trilhas críticas do PCB, e também os fios do enrolamento do indutor, como mostrado na Figura 6.21. Isto mantém as áreas de emissão tão pequenas quanto possíveis, introduzindo também um cancelamento mutuo dos fluxos.
- c) Redução das áreas dos loops onde há grandes variações de corrente e tensão ( $di/dt$  e  $dv/dt$ ). A diminuição das áreas de loop, através da aproximação das vias de ida e retorno do sinal ajuda a diminuir a possibilidade de emissão e recepção de interferências eletromagnéticas, como pode ser visto na Figura 6.22.
- d) A trilha que liga o dreno do mosfet ao diodo, onde há alta variação de tensão durante as comutações, deve ser mantida a mais curta possível.
- e) A utilização de snubber é altamente recomendada principalmente para amenizar os problemas da recuperação reversa do diodo de potência.
- f) Uso de plano de terra conectado ao dreno (para Mosfet ou emissor para IGBT), devido ao fato que a corrente capacitiva acoplada ao dreno pode agora fluir diretamente através do terminal source sem passar pela LISN.
- g) Outra forma de se diminuir os loops é através da adição de um capacitor de desacoplamento em paralelo com os mesmos. Esse capacitor funciona como um capacitor bypass de alta frequência, que é utilizado para drenar a corrente pulsada gerada durante as comutações.



**Figura 6.21: Redução das áreas de irradiação utilizando o entrelaçamento dos caminhos de corrente (a) no indutor e (b) nas trilhas do PCB.**




Figura 6.22: Diminuição dos loops aproximando as vias.

### ➤ Plano de Terra

A corrente de ruído que flui pelo circuito através das impedâncias das trilhas, ou outras impedâncias do circuito, provocam quedas de tensão em série com o sinal podendo causar instabilidade e distorções. A correta localização dos planos de terra pode remover estes problemas, pois tem-se uma redução da impedância de terra diminuindo as chances de instabilidade ou distorções nos sinais transmitidos nas trilhas.

A utilização de um plano contínuo de terra oferece uma significativa redução da impedância comparada com um plano de terra de uma única trilha do PCB. Em situações em que não é possível a obtenção de um plano de terra a melhor solução é fazer ao menos uma malha (*grid*) de terra no PCB.

Uma boa solução para a construção de um plano de terra é a utilização de tecnologia multi-layer. O uso da construção de multi-layer melhora o desempenho do PCB em relação aos problemas de EMC. As impedâncias do plano de terra nesta configuração são muito menores do que a de uma série de trilhas [87].

Outra questão que se deve levar em consideração é o espaçamento  $d$  entre a trilha de cobre e o plano terra. Este espaçamento tem um decisivo efeito na capacitância parasita e consequentemente, no ruído de modo comum, como pode ser visto na Figura 6.23. A razão é que na modificação do projeto do Layout, a capacitância parasita entre as trilhas do PCB e o plano terra é diminuída com o aumento da distância  $d$ , e consequentemente reduz a emissão de ruído de modo comum, o qual é diretamente relacionado com  $C \cdot dv/dt$ . Então, geralmente é desejável ter um largo espaço entre o plano de terra e as trilhas do PCB para considerações de EMI [79].




Figura 6.23: Impacto do espaçamento entre a trilha e o plano de terra na capacitância parasita.

➤ *Orientação dos componentes*

O comportamento de EMI de sistemas de eletrônica de potência é severamente influenciada pela localização dos componentes passivos. Particularmente componentes de filtro são afetados pelos acoplamentos de campos magnéticos reduzindo o desempenho dos mesmos. Dependendo da localização dos componentes na placa, têm-se diferenças significativas no comportamento de EMI pelo uso dos mesmos componentes e topologia.

A Figura 6.24 mostra a configuração da localização dos elementos de um filtro de EMI. Com esta configuração o componente magnético é acoplado aos capacitores. Tal acoplamento causa graves problemas, reduzindo o desempenho do filtro. Na Figura 6.25 há o desacoplamento completo dos componentes. Os capacitores são perpendiculares entre si e com o núcleo. Com esta configuração o desempenho total do filtro é alcançado. A Figura 6.26 mostra a influência dos acoplamentos elétricos e magnéticos na interferência eletromagnética, conforme apresentado em [80].




Figura 6.24: Localização incorreta dos componentes do filtro de EMI.




Figura 6.25 : Correta localização dos componentes do filtro de EMI.




Figura 6.26: Comportamento da interferência eletromagnética devido ao acoplamento entre os componentes.

Desacoplamento entre dois capacitores através da rotação do eixo magnético de  $90^\circ$  proporciona o desejável desempenho do filtro. Já para capacitores em paralelos, grandes distâncias entre componentes é necessário. Para indutores é feito o desacoplamento da mesma forma descrita para os capacitores, conforme Figura 6.27.




Figura 6.27: Correta localização dos capacitores e indutores para evitar acoplamentos.

Já a Figura 6.28 mostra a localização dos capacitores para evitar os acoplamentos entre indutores e capacitores.





Figura 6.28: Localização do Indutor e do capacitor para evitar acoplamentos (a) Incorreta posicionamento, (b) correto posicionamento.

➤ **Redução dos Parasitas**


Como mencionado no item 7.5 o ruído conduzido de modo comum é diretamente dependente das capacitâncias parasitas do conversor, sendo a principal delas a capacitância que se estabelece entre o nó central da célula de comutação do conversor Boost, que é conectado ao dreno (ou coletor) da chave principal, e o chassi. Essa capacitância dependerá da área da trilha do circuito impresso usada nesse respectivo nó, da área do dissipador e da distância desses elementos até o terminal de aterramento, que muitas vezes está em contato com o gabinete que abriga o conversor.

Como o dissipador é normalmente fixado (não necessariamente com contato elétrico) no próprio terminal de dreno (no caso do MOSFET), ou seja, justamente ao ponto de maior  $dv/dt$ , e não há como evitar isso. Isso acontece porque a parte traseira das chaves semicondutoras sempre é conectada ao terminal do dreno para melhor drenar o calor da junção para o dissipador, logo haverá uma capacitância parasita entre o dissipador e o chassi aterrado, conforme Figura 6.29. Como solução para redução do efeito desta capacitância existe algumas medidas que podem ser tomadas:

- a) Aumento da distância entre o dissipador e o chassi aterrado no caso do dissipador não estar aterrado, Figura 6.29 [74].
- b) Utilizar um isolante elétrico entre a chave e o dissipador, como uma lâmina de mica. Isso ajuda a diminuir a capacitância total, pois produz um caminho com duas capacitâncias em série, uma da chave até o dissipador, e outra do dissipador até o chassi. Portanto, existe uma capacitância a mais no caminho comparado com um caso sem a isolação, o que diminui a capacitância resultante, Figura 6.30 [85].
- c) Ao desenvolver o layout da placa, tentar deixar o dissipador o mais afastado possível das paredes da caixa, ou seja, do chassi, se este for metálico.




**Figura 6.29: :Capacitância parasita entre o dispositivo semicondutor e o chassi.**



**Figura 6.30: Redução da capacitância parasita entre o dispositivo semicondutor e o dissipador com inserção de uma capacitancia série entre o dispositivo semicondutor e o chassi.**

No caso de montagens dentro de gabinetes, não há necessidade de aterrar o dissipador, como mostrado nas figuras, Figura 6.29 e Figura 6.30. Já no caso em que o dissipador fica exposto e pode ser tocado por pessoas, ele necessita ser conectado ao algum aterramento seguro, por razões de segurança. Nesse caso, um material condutor de calor é inserido entre a chave e o dissipador para haver um melhor contato térmico entre eles, e também por razões de segurança esse condutor de calor necessita ser isolado eletricamente. Dessa forma uma capacitância parasita, associada com o material isolante será gerada entre o dreno do mosfet e o dissipador, como mostrado na Figura 6.31. Como solução para redução desta capacitância parasita algumas medidas podem ser tomadas de acordo com[69], [85]:

- a) Utilizar um capacitor em série entre o dissipador e o terra, conforme Figura 6.32. Isso ajuda a diminuir a capacitância total, pois produz um caminho com duas capacitâncias em série, uma da chave até o dissipador, e outra do dissipador até o terra.
- b) Utilizar um material condutor entre o isolante térmico e o dissipador, Figura 6.33. Isso ajuda a diminuir a capacitância total, pois produz um caminho com duas capacitâncias em série, uma da chave até o dissipador, e outra do dissipador até o terra.
- c) Quando utilizada a isolação, conectar o dissipador ao terminal source (para Mosfet ou emissor no caso de um IGBT). Essa atitude faz com que o dissipador atue como uma blindagem desviando a corrente para o source. Entretanto, essa opção tem a desvantagem de aumentar as perdas capacitivas da chave principal, e além disso, poderia exigir que o terminal do source sempre fosse conectado no condutor neutro, por questões de segurança (choque elétrico no dissipador).



**Figura 6.31:Capacitância parasita entre o dispositivo semicondutor e o dissipador.**




Figura 6.32: Redução da capacitância parasita entre o dispositivo semicondutor e o dissipador com inserção de uma capacitância série entre o dissipador e o terra.




Figura 6.33: Redução da capacitância parasita entre o dispositivo semicondutor e o dissipador com inserção de uma capacitância série entre o dispositivo semicondutor e o dissipador.

## 7.6.2 Método Corretivo


### 6.6.2.1 Filtro de EMI

Como já foi dito, o método corretivo faz o bloqueio do ruído existente através de filtragem. A Figura 6.34(a) representa a topologia de filtro mais utilizada para o controle da EMI conduzida, chamada de filtro PI balanceado. É uma topologia compacta, pois utiliza apenas um núcleo magnético, e eficiente, pois tem ação em ambos os tipos de ruído, atuando tanto no ruído de modo diferencial como no ruído de modo comum.

Os indutores são acoplados em um único núcleo com a finalidade de apresentar uma baixa impedância ao ruído diferencial, mas uma alta impedância ao de modo comum, devido à polaridade do acoplamento. Correntes em sentidos opostos nas bobinas, como por exemplo, entrando no ponto na bobina superior e saindo no ponto na bobina inferior, causam fluxos em sentidos opostos no material magnético. Conseqüentemente uma bobina anula a outra e a impedância resultante é idealmente nula quando as correntes tiverem a mesma magnitude e as bobinas o mesmo número de espiras. Quando ambas as correntes entram ou saem dos pontos simultaneamente, os fluxos se somarão e as bobinas apresentarão uma alta impedância indutiva, justamente o que acontece com as correntes de modo comum.

Essa análise deixa clara a presença da impedância indutiva para o ruído de modo comum. Entretanto, idealmente não há indutância no caminho do ruído diferencial. Nesse caso, o que ocorre na prática, é que a indutância de dispersão das bobinas, que em muitos casos é maléfica, aqui é utilizada para a filtragem do ruído diferencial. Então para termos uma visão qualitativa verdadeira do filtro é preciso enxergá-lo como na Figura 6.34(b).


Outro aspecto positivo dessa topologia é que o acoplamento dos indutores LCM permite uma alta amplitude de corrente de modo diferencial, mesmo com a utilização de um pequeno núcleo magnético, pois os fluxos têm sinais opostos em cada bobina, e isso evita a saturação do núcleo magnético. A corrente de entrada pode atingir valores de pico bem superiores às correntes de modo comum que são geradas nas comutações, que figuram cerca de meio volt apenas. Se o acoplamento não fosse utilizado, cada indutor precisaria comportar esses picos de corrente sem atingir a saturação, o que certamente exigiria um núcleo magnético muito maior do que aquele necessário para suportar apenas as correntes de modo comum [85].



**Figura 6.34: (a) Estrutura do Filtro PI que atua em ambos os tipos de ruído conduzido. (b) Circuito equivalente do filtro PI.**

A Figura 6.35 contém os circuitos equivalentes do filtro PI balanceado segundo o tipo de ruído conduzido. Na Figura 6.35 (a) tem-se o circuito equivalente para a filtragem do ruído de modo comum, onde se observa a presença de apenas um capacitor e um indutor. A fonte de ruído é representada com uma fonte de corrente, pois é dessa forma que o mesmo é transmitido. O resistor ( $RLISN$ ) representa a impedância que o ruído experimentará na LISN (Line Impedance Stabilizing Network). Uma rápida análise na Figura 6.35(a) permite a dedução de que o filtro em questão é 40dB/dec, uma vez que a fonte de corrente aplicada ao capacitor  $CCM$  proporciona 20dB/dec de atenuação, e a tensão do capacitor aplicada ao circuito RL os outros 20dB/dec.


Já na Figura 6.35(b), no caso da atenuação do ruído de modo diferencial, além do indutor existem ainda outros dois capacitores, o que aumenta a ordem do filtro, e faz com que o mesmo atenua a uma taxa de 60dB/dec.



**Figura 6.35:** Circuitos equivalentes para o filtro PI balanceado segundo o tipo de ruído. (a) Circuito equivalente para filtragem do ruído de modo comum. (b) Circuito equivalente para filtragem do ruído de modo diferencial

### 6.6.2.2 Projeto do Filtro de EMI

A Figura 6.36 mostra uma diagrama típico de uma medida de EMI conduzida.



**Figura 6.36:** Setup para medição de EMI conduzida.

A tensão do ruído, medida da resistência de  $50\Omega$  contém tanto o ruído de modo diferencial quanto o ruído de modo comum. Como já foi visto cada modo de ruído tem seu respectivo filtro de EMI, mostrado na Figura 6.35 (a) e (b). Os capacitores  $C_{DM}$  afetam somente o ruído de modo diferencial. Já os capacitores  $C_{CM}$  afetam tanto o ruído de modo comum quanto o ruído de modo diferencial, mas como o valor de  $C_{DM}$  é muito grande esse efeito, sobre o ruído diferencial, é pequeno. No caso do indutor acoplado de modo comum,  $L_{CM}$  afeta somente o ruído de modo comum idealmente, mas na prática, a indutância de dispersão entre os dois enrolamentos afeta o ruído de modo diferencial. Similarmente essa

indutância de dispersão,  $L_{DM}$ , atua sobre os dois modos de ruído, mas seu efeito no ruído de modo comum é muito pequena por causa do grande valor do indutor de modo comum.


Logo, para o projeto do filtro de EMI, há a necessidade do conhecimento da frequência de corte dos dois filtros. Isso é obtido através da análise dos ruídos separadamente, do ruído total gerado com o uso de um separador de ruído e seguindo os passos a seguir, tem-se a frequência de corte de cada filtro:

**Passo 1:** Medir o ruído diferencial e comum com a utilização do separador de ruído, sem filtro, e obter as tensão de modo comum e diferencial de cada ruído.

**Passo 2:** Detecção do Harmônico Crítico. O primeiro harmônico que entra na faixa da norma de interferência eletromagnética, acima de 150kHz, é a frequência de pior caso (harmônico crítico), ou seja, a necessidade de atenuação máxima para atingir conformidade com a norma.

**Passo 3:** Traçar uma reta, com inclinação determinada pela ordem do filtro, a partir do valor de pico do harmônico crítico, em direção à origem, até uma linha imaginária, paralela ao eixo das frequências, que parte do limite da norma. A Figura 6.37 mostra a obtenção da frequência de corte para o ruído de modo diferencial. Para a obtenção da frequência de corte do ruído de modo comum seguem-se os mesmos passos.

**Passo 4:** A intersecção da reta do passo 3 com a linha horizontal determina a frequência de corte do filtro de acordo com a Figura 6.37. Similarmente a frequência de corte para o filtro de modo diferencial pode ser obtida. E com as equações (4.1) e (4.2), listadas abaixo, são projetados facilmente os componentes de cada filtro como mostrado por [88].



**Figura 6.37:** Obtenção das frequências de corte do ruído de modo diferencial e comum.

$$C_x = C_{DM} = \left(\frac{1}{2\pi \cdot f_{C\_DM}}\right)^2 \cdot \frac{1}{L_{DM}} \quad (4.1)$$

$$L_{CM} = \left(\frac{1}{2\pi \cdot f_{C\_CM}}\right)^2 \cdot \frac{1}{2 \cdot C_Y} \quad (4.2)$$

Onde:

$C_x$ : Capacitor de modo diferencial.  $C_y$ : Capacitor de modo comum.

$L_{CM}$ : Indutância de modo comum.  $L_{DM}$ : Indutância de modo diferencial.

$f_{C\_CM}$ : Frequência de Corte de modo comum.


$f_{C\_DM}$ : Frequência de Corte de modo diferencial.

### 6.6.2.3 Separador de Ruído


O espectro de ruído medido diretamente dos resistores da LISN é o ruído total. Para analisar o ruído de modo diferencial e ruído de modo comum separadamente, um separador de ruído deve ser usado para separar ruído diferencial do comum [89].

O conceito do separador de ruído é muito simples. Na Figura 6.38 pode-se ver a representação do funcionamento deste conceito. Dois sinais (A e B) derivados da LISN consistem de ambos os ruídos, diferencial e comum. Contudo, um dos sinais é um vetor soma destes dois modos, e o outro sinal é um vetor diferença dos dois modos.

Isso é realizado com o uso de um equipamento chamado *power combiner* de  $0^\circ$  e  $180^\circ$ . A saída do  $0^\circ$  é a soma dos dois sinais de entrada, e a saída do  $180^\circ$  é a diferença dos sinais de entrada. No separador de ruído, o  $0^\circ$  *power combiner* cancela a componente diferencial e permite a passagem da componente comum. Já o  $180^\circ$  *power combiner* cancela a componente comum e permite a passagem da componente diferencial. A inserção de um separador de ruído não perturba o setup de medida porque a impedância vista pelo ponto A em relação ao aterramento (ou ponto B para o terra) ainda é  $50\Omega$ .



(a)




**Figura 6.38: Princípios do Separador de Ruído.(a) Separação do ruído de modo diferencial, (b) Separação do ruído de modo comum.**


## 7.7. Simulação de EMI Conduzida

Conforme foi mencionado no item 7.5 o ruído de modo diferencial é dependente exclusivamente da corrente que circula no circuito. Já o ruído de modo comum é diretamente dependente das capacitâncias parasitas de toda montagem, logo são muito difíceis de serem estimadas. Dessa forma as simulações apresentadas a seguir são da interferência eletromagnética conduzida de modo diferencial. Foram realizadas simulações para os três conversores (Boost, Boost Intercalado e Dual Boost) com o auxílio do software Psim e MatLab. Em um primeiro momento foram realizadas simulações desconsiderando as capacitâncias parasitas do indutor Boost. Em um segundo momento foi modelado essas capacitâncias parasitas dos indutores e novamente realizado as medidas.


### 7.7.1 Simulações de EMI Conduzida – Componentes Ideais



**Figura 6.39: Interferência Eletromagnética do conversor Boost e Limites da Norma IEC 62040-2.**



**Figura 6.40: Interferência Eletromagnética do conversor Dual Boost, Limites da Norma IEC 62040-2.**



**Figura 6.41: Interferência Eletromagnética do conversor Boost Intercalado e Limites da Norma IEC 62040-2.**

### 7.7.2 Simulações de EMI Conduzida – Componentes Não-Ideais

Conforme foi mencionado no item 7.5 os parasitas presentes no indutor Boost podem proporcionar um caminho para circulação do ruído de modo diferencial, já que o indutor pode deixar de se comportar como um indutor puro dependendo da frequência do sinal que circula pelo mesmo. Para mostrar o efeito destes parasitas sobre a interferência eletromagnética conduzida de modo diferencial há necessidade de modelar-se o indutor.. A seguir é

apresentado o modelo utilizado para obtenção dos parasitas dos indutores implementados em laboratório. É apresentado também simulações mostrando o impacto dos parasitas sobre o ruído.

### 7.7.3 Modelo Equivalente do Indutor

A modelagem do indutor foi realizada de acordo com [75] e o seu modelo equivalente pode ser visto na Figura 6.42. Na Figura 6.43 são apresentados os indutores sob testes, os quais foram levantadas suas curvas de impedâncias com a utilização do analisador de impedância, rede e espectro (*Agilent-4395A*), obtendo dessa forma as figuras Figura 6.44, Figura 6.45 e Figura 6.46, as quais mostram os picos e os vales de impedância dos indutores em questão. Em seguida foi feito uma aproximação dos valores do modelo equivalente do indutor (Figura 6.42) com o uso do software MatLab obtendo os valores mostrados na Tabela 6-1. Já nas figuras Figura 6.47, Figura 6.48 e Figura 6.49 são mostrados o impacto dos parasitas dos indutores na interferência eletromagnética conduzida de modo diferencial para os indutores montados no laboratório.




Figura 6.42: Modelo Equivalente do Indutor.




Figura 6.43: Foto dos Indutores Implementados.(a) Indutor Boost, (b) Indutor Boost Intercalado, (c) Indutor Dual Boost.

Tabela 6-1: Valores obtidos nas aproximações das curvas – Indutores.

Indutor	Indutor Boost	Indutor Boost Intercalado	Indutor Dual Boost
L1	186 $\mu$ H	175 $\mu$ H	145 $\mu$ H
L2	3.5 $\mu$ H	6 $\mu$ H	3 $\mu$ H
C1	80pF	125pF	80pF
R1	3 $\Omega$	3 $\Omega$	3 $\Omega$
R2	43k $\Omega$	30k $\Omega$	40k $\Omega$
R3	0.5k $\Omega$	3.5k $\Omega$	2.5k $\Omega$




Figura 6.44: Circuito equivalente do Indutor Boost Medido.




Figura 6.45: Circuito equivalente do Indutor Boost Intercalado Medido.




Figura 6.46: Circuito equivalente do Indutor Dual Boost Medido.

### 7.7.4 Simulações de EMI Conduzida – Componentes Reais






Figura 6.47: Interferência Eletromagnética do conversor Boost considerando o modelo do indutor e Limites da Norma IEC 62040-2.



**Figura 6.48: Interferência Eletromagnética do conversor Boost Intercalado considerando o modelo do indutor e Limites da Norma IEC 62040-2.**



**Figura 6.49: Interferência Eletromagnética do conversor Dual Boost considerando o modelo do indutor e os Limites da Norma IEC 62040-2.**

## 7.8. Considerações Finais

# Capítulo 7

## **RESULTADOS EXPERIMENTAIS**

---

### **7.1. Introdução**

Esse capítulo apresenta os resultados experimentais das três topologias abordadas neste trabalho. Primeiramente são apresentadas as especificações de todos os dispositivos semicondutores utilizados, bem como dos elementos passivos de cada montagem. A seguir, resultados de simulação e para finalizar resultados experimentais.

### **7.2. Especificações dos protótipos**

Na Tabela 7-1 estão os parâmetros utilizados para o projeto dos conversores Boost, Boost Intercalado e Dual Boost. Deve-se salientar que devido ao fato da conversor Boost Intercalado operar com duas células boost intercaladas, a frequência de chaveamento de cada célula é a metade da utilizada pelos outros conversores, ou seja, 12kHz. A escolha dessa frequência se deve ao fato que dessa forma a frequência do ripple da corrente de entrada dos três conversores serem idênticas.

**Tabela 7-1: Parâmetros de Projeto**

Especificações	
Tensão de Entrada	220V±15%
Tensão de Saída	360V
Potência de Saída	6kW
Frequência de Chaveamento	24kHz
Ripple de Corrente	45%
Temperatura ambiente	25°C

Já na Tabela 7-2 são apresentados os valores projetados dos elementos passivos para que os conversores operarem como PFC. Tais elementos foram projetados segundo as equações apresentadas nos capítulos 2, 3 e 4 respectivamente. Pode-se notar que os valores de indutância são diferentes entre si. Isso se deve ao fato dos indutores terem sido projetados para que os três conversores apresentassem os mesmos valores de THD e com o objetivo de apresentarem o mesmo filtro de entrada.

**Tabela 7-2: Valores dos elementos passivos.**

Especificações	Conversor Boost	Conversor Boost Intercalado	Conversor Dual Boost
Capacitor de Barramento	14.1mF	14.1mF	14.1mF
Indutor	186µH	2x175µH	145µH

### 7.3. Especificações dos Dispositivos Semicondutores

Com os parâmetros de projeto definidos na Tabela 7-1 e com os valores dos elementos passivos especificados pela

Já na Tabela 7-2 são apresentados os valores projetados dos elementos passivos para que os conversores operarem como PFC. Tais elementos foram projetados segundo as equações apresentadas nos capítulos 2, 3 e 4 respectivamente. Pode-se notar que os valores de indutância são diferentes entre si. Isso se deve ao fato dos indutores terem sido projetados para que os três conversores apresentassem os mesmos valores de THD e com o objetivo de apresentarem o mesmo filtro de entrada.

Tabela 7-2 pode-se especificar os dispositivos semicondutores. A seguir são apresentados os cálculos dos esforços de corrente para cada dispositivo semicondutor para as três topologias estudadas. Todos os cálculos a seguir foram comprovados através de simulações com o auxílio do software Psim. Logo na Tabela 7-3 são mostrados os dispositivos semicondutores utilizados.

#### 7.3.1 Conversor Boost

##### Corrente na Chave

$$I_{ac\_rms} = \frac{6000W}{220V} = 27.27 A$$

$$\Delta I = 0,20.27,27 = 5,45 A$$

$$I_{S\_rms} = I_{ac\_rms} \cdot \sqrt{1 - \frac{8}{3\pi} \cdot \frac{V_{pico}}{V_0}} = 27,27 \cdot \sqrt{1 - \frac{8}{3\pi} \cdot \frac{311}{360}} = 14,08A$$

$$\bar{I}_S = I_{ac\_rms} \cdot \frac{2\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{V_{pico}}{V_0}\right) = 27,27 \cdot \frac{2\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{311}{360}\right) = 7,89A$$

$$I_{S\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I = 27,27 \cdot \sqrt{2} + 5,45 = 44,02A$$

### Corrente no Diodo

$$I_{D\_rms} = I_{dc} \cdot \sqrt{\frac{16}{3\pi} \cdot \frac{V_0}{V_{pico}}} = 16,667 \cdot \sqrt{\frac{16}{3\pi} \cdot \frac{360}{311}} = 23,4A$$

$$\bar{I}_D = I_{dc} = \frac{6000W}{360V} = 16,667A$$

$$I_{D\_pico} = 2 \cdot I_{dc} \cdot \frac{V}{V_M} + \Delta I = 2 \cdot 16,667 \cdot \frac{360}{311} + 5,45 = 44,03A$$

### Corrente no Diodo da Ponte Retificadora

$$I_{D\_rms} = \frac{\sqrt{2}}{2} \cdot I_{ac\_rms} = \frac{\sqrt{2}}{2} \cdot 27,27 = 19,283A$$

$$\bar{I}_D = \frac{\sqrt{2}}{\pi} \cdot I_{ac\_rms} = \frac{\sqrt{2}}{\pi} \cdot 27,27 = 12,2758A$$

$$I_{D\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I = 27,27 \cdot \sqrt{2} + 5,45 = 44,02A$$

## 7.3.2 Conversor Boost Intercalado

### Corrente na Chave

$$I_{S\_rms} = \frac{I_{ac\_rms}}{n} \cdot \sqrt{1 - \frac{8}{3\pi} \cdot \frac{V_{pico}}{V_0}} = \frac{27,27}{2} \cdot \sqrt{1 - \frac{8}{3\pi} \cdot \frac{311}{360}} = 7,04A$$

$$\bar{I}_S = \frac{I_{ac\_rms}}{n} \cdot \frac{2\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{V_{pico}}{V_0}\right) = \frac{27,27}{2} \cdot \frac{2\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{311}{360}\right) = 3,945A$$

### Corrente no Diodo

$$I_{D\_rms} = \frac{I_{dc}}{n} \cdot \sqrt{\frac{16}{3\pi} \cdot \frac{V}{V_M}} = \frac{16,667}{2} \cdot \sqrt{\frac{16}{3\pi} \cdot \frac{360}{311}} = 11,7A$$

$$\overline{I_D} = \frac{I_{dc}}{n} = \frac{6000W}{2.360V} = 8.335A$$

### Corrente no Diodo da Ponte Retificadora

$$I_{D\_rms} = \frac{\sqrt{2}}{2} \cdot I_{ac\_rms} = \frac{\sqrt{2}}{2} \cdot 27,27 = 19,283A$$

$$\overline{I_D} = \frac{\sqrt{2}}{\pi} \cdot I_{ac\_rms} = \frac{\sqrt{2}}{\pi} \cdot 27,27 = 12,2758A$$

$$I_{D\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I = 27,27 \cdot \sqrt{2} + 5,45 = 44,02A$$

## 7.3.3 Conversor Dual Boost

### Corrente na Chave

$$I_{S\_rms} = I_{ac\_rms} \cdot \sqrt{\frac{1}{2} - \frac{4}{3\pi} \cdot \frac{V_{pico}}{V_0}} = 27,27 \cdot \sqrt{0,5 - \frac{4}{3\pi} \cdot \frac{311}{360}} = 9,954A$$

$$\overline{I_S} = I_{ac\_rms} \cdot \frac{\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{V_{pico}}{V_0}\right) = 27,27 \cdot \frac{\sqrt{2}}{\pi} \cdot \left(1 - \frac{\pi}{4} \cdot \frac{311}{360}\right) = 3,944A$$

$$I_{S\_pico} = I_{ac\_rms} \cdot \sqrt{2} + \Delta I = 27,27 \cdot \sqrt{2} + 5,45 = 44,02A$$

### Corrente no Diodo

$$I_{D\_rms} = I_{IN\_RMS} - I_{S\_RMS} = 27,27 - 9,954 = 17,316A$$

$$\overline{I_D} = I_{dc} = \frac{6000W}{2.360V} = 8.333A$$

$$I_{D\_pico} = 2 \cdot I_{dc} \cdot \frac{V_0}{V_{pico}} + \Delta I = 2 \cdot 16,667 \cdot \frac{360}{311} + 5,45 = 44,03A$$

### Corrente no Diodo da Ponte Retificadora

$$I_{D\_rms} = \frac{\sqrt{2}}{2} \cdot I_{ac\_rms} = \frac{\sqrt{2}}{2} \cdot 27,27 = 19,283A$$


$$\overline{I_D} = \frac{\sqrt{2}}{\pi} \cdot I_{ac\_rms} = \frac{\sqrt{2}}{\pi} \cdot 27,27 = 12,2758A$$

Tabela 7-3: Dispositivos semicondutores utilizados nas montagens.


	Chave (IGBT)	Diodo	Ponte Retificadora
Conversor Boost	IRGP50B60PD1	30EPH06	KBPC50
Conversor Boost Intercalado	IRGP30B60KD-E	10ETF06S	KBPC50

## 7.4. Simulações dos Conversores


As simulações foram realizadas para os parâmetros descritos pela Tabela 7-1 e através do software Psim. As figuras abaixo, Figura 7.1, Figura 7.2 e Figura 7.3 , apresentam os resultados de simulação para os conversores Boost, Boost Intercalado e Dual Boost operando como PFC com a utilização do controle descrito no Anexo B.



**Figura 7.1: Conversor Boost operando como PFC.**




**Figura 7.2: Conversor Boost Intercalado operando como PFC.**




**Figura 7.3: Conversor Dual Boost operando como PFC.**

As figuras, Figura 7.4, Figura 7.5, Figura 7.6 e Figura 7.7 apresentam uma comparação dos seus harmônicos com relação à norma IEC 61000-3-4. Foram analisados todos os harmônicos até o 40º harmônico conforme estipulado pela norma.



**Figura 7.4** Harmônicos de Corrente dos conversores em comparação com a Norma IEC 61000-3-4. Harmônicos do 2º ao 10º.



**Figura 7.5:** Harmônicos de Corrente dos conversores em comparação com a Norma IEC 61000-3-4. Harmônicos do 11º ao 20º.




Figura 7.6: Harmônicos de Corrente dos conversores em comparação com a Norma IEC 61000-3-4. Harmônicos do 21° ao 30°.




Figura 7.7: Harmônicos de Corrente dos conversores em comparação com a Norma IEC 61000-3-4. Harmônicos do 31° ao 40°.

## 7.5. Resultados Experimentais

### 7.5.1 Modo de condução Descontínuo

#### Conversor Boost




Figura 7.8: Conversor Boost operando como PFC, modo de condução descontinuo,  $P_o=350W$ . Tensão de entrada e corrente de entrada.




Figura 7.9: Conversor Boost operando como PFC, modo de condução descontinuo,  $P_o=350W$ . Corrente do indutor.

## Conversor Boost Intercalado




Figura 7.10: Conversor Boost Intercalado operando como PFC, modo de condução descontínuo,  $P_o=350\text{W}$ . Tensão de entrada e corrente de entrada.





Figura 7.11: Conversor Boost Intercalado operando como PFC, modo de condução descontínuo,  $P_o=350\text{W}$ . Corrente dos indutores.



**Figura 7.12: Conversor Boost Intercalado operando como PFC, modo de condução descontínuo,  $P_o=350W$ . Corrente do indutores intercalados.**

### Conversor Dual Boost

Conforme foi dito no capítulo 4, o conversor Dual Boost é uma fonte de ruído de modo comum devido ao fato do conversor, no semi- ciclo negativo, o terra da saída é ligado ao terra da entrada através do indutor. A presença do indutor entre os terras de entrada e saída, juntamente com as capacitâncias parasitas deste caminho faz com que este conversor seja uma fonte de ruído de modo comum principalmente neste semi-ciclo. Essa fonte de ruído interfere no sinal amostrado fazendo com que o micro-controlador não consiga ler o sinal de entrada, conforme Figura 7.13. Como solução, tentou-se isolar a parte da potência do controle, o que não ocorre nos conversores Boost e Boost Intercalado. Dessa forma, necessitou-se da utilização de uma nova fonte, para essa isolação e a tensão de saída agora é medida isoladamente através de um sensor de tensão. Na Figura 7.14 é mostrado o sinal da tensão de entrada agora com a isolação, e pode-se perceber que a isolação já proporcionou uma melhora no sinal, mas ainda há a necessidade de filtragem desse sinal antes de sua aquisição pelo micro-controlador.




Figura 7.13: Sinal amostrado da tensão de entrada.




Figura 7.14: Sinal amostrado da tensão de entrada após isolamento da parte da potência da placa de controle.

## 7.5.2 Modo de Condução Misto




Figura 7.15: Conversor Boost operando como PFC, modo de condução misto,  $P_o=800W$ . Tensão de entrada e corrente de entrada.

## **CONCLUSÕES GERAIS**

---

# REFERÊNCIAS

---

## Referencias conversor Boost

[1]	Small-Signal Modeling and Linear Control of a Dual Boost Power Factor Correction Circuit
[2]	Digitally controlled Boost Power Factor Correction Converters Operating in Both Continuous and Discontinuous Conduction Mode
[3]	Implementation of a Three-Level Rectifier for Power Factor Correction
[4]	Single Phase Power Factor Correction: A Survey
[5]	Pomílio
[6]	Analysis and Implementation of a Three-Level PWM Rectifier/Inverter
[7]	Interleaved-Boost-Input Type Isolated Full Bridge PFC Converter
[8]	A Novel Technique to Achieve Unity Power Factor and Fast Transient Response in AC-to-DC Converters
[9]	Conducted EMI Issues in a 600-W Single-Phase Boost PFC Design
[10]	EMI strategy for a New Generation 2750W Rectifier
[11]	A Self Controlled Power Factor Correction Single-Phase Boost Pre-Regulator
[12]	DC Voltage Sensorless Single-Phase PFC Converter
[13]	A New ZVS-PWM Unity Power Factor Rectifier with Reduced Conduction Losses
[14]	Design Considerations for optimizing performance & cost of Continuous Mode Boost PFC Circuits
[15]	A Comparative Study of Soft-Switched CCM Boost Rectifiers and Interleaved Variable-Frequency DCM Boost Rectifier
[16]	Interleaved Boost Power Factor Corrector Operating in Discontinuous-Inductor-Current Mode
[17]	Input Current Analysis of Interleaved Boost Converters Operating in DCM
[18]	Topologies and Design Considerations for Distributed Power System Applications
[19]	Input Current Distortion of CCM Boost PFC Converters Operated in DCM
[20]	Development of the High Power Factor High Efficiency Soft-switching Power Supply for Telecommunication Application
[21]	Interleaved Boost Converter With Intrinsic Voltage-Doubler Characteristic for Universal-Line PFC Front End

## Referencias conversor Boost Intercalado

[22]	Garth, D. R. et al. ,“Multi-phase 2Kilowatt, High voltage, Regulated Power Supply”, in Proceedings of the IEEE – PCSC 1971 Power Conditioning Specialists Conference, p.110-116, 1971.
------	--

[23]	Power-Factor Correction with Interleaved Boost Converters in Continuous-Inductor-Current Mode.
[24]	Analysis of interleaved dual boost converter with integrated magnetics: signal flow graph approach
[25]	1 KW Dual Interleaved Boost Converter for Low Voltage Applications
[26]	Interleaved Boost Converter With Intrinsic Voltage-Doubler Characteristic for Universal-Line PFC Front End
[27]	A ZCT Auxiliary Commutation Circuit for Interleaved Boost Converters Operating in Critical Conduction Mode.
[28]	Sliding-Mode Control of Interleaved Boost Converters.
[29]	Small-Signal Modeling and Linear Control of a Dual Boost Power Factor Correction Circuit.
[30]	350-W, Two-Phase Interleaved PFC Pre-regulator Design Review – Application Note.
[31]	Advantages of interleaved boost converters for PFC.
[32]	Input Current Analysis of Interleaved Boost Converters Operating in DCM.
[33]	Control Strategy of an Interleaved Boost Power Factor Correction Converter.
[34]	Power Switch Driving Techniques in Single-phase Dual-Parallel Interleaved Boost PFC.
[35]	Pomílio.
[36]	Maximum power point tracking of coupled inductor interleaved boost converter supplied PV system.
[37]	Dissertação do Marquinhos.
[38]	Generalized Switching Logic Scheme For CCM-PFC Interleaved Boost Converters.
[39]	Input Current Distortion of CCM Boost PFC Converters Operated in DCM
[40]	Interleaved-Boost-Input Type Isolated Full Bridge PFC Converter.
[41]	A New ZVS Semiresonant High Power Factor Rectifier with Reduced Conduction Losses (Dual Boost).
[42]	Design Considerations for optimizing performance & cost of Continuous Mode Boost PFC Circuits.
[43]	A Comparative Study of Soft-Switched CCM Boost Rectifiers and Interleaved Variable-Frequency DCM Boost Rectifier.
[44]	Interleaving to Reduce Reverse Recovery Loss in Power Factor Correction Circuits.

#### Referencias conversor Dual Boost

[45]	A New Passive Soft-Switching Dual-Boost Topology For Power Factor Correction
[46]	A High-Performance Single-Phase Rectifier with Input Power Factor Correction.
[47]	Evaluation of Power losses in Different CCM Mode Single-Phase Boost PFC Converters via a Simulation Tool.

[48]	Performance Evaluation of Bridgeless PFC Boost Rectifiers.
[49]	Control of A Dual Boost Power Factor Corrector For High Power Applications- A. Pictkiewicz and D.Tollik, " New high power single-phasc power factorcorrector with soft-switching, "
[50]	Comparative Evaluation of Single-phase Unity Power Factor ac-dc Boost Converter Topologies.
[51]	Modelling and simulation of power factor corrected AC–DC converters.
[52]	Pomílio
[53]	Interleaved-Boost-Input Type Isolated Full Bridge PFC Converter.
[54]	Common Mode Noise Modeling and Analysis of Dual Boost PFC Circuit.
[55]	Design Considerations for optimizing performance & cost of Continuous Mode Boost PFC Circuits.
[56]	A New Single-Phase ZCS-PWM Boost Rectifier With High Power Factor and Low Conduction Losses
[57]	Design Considerations for optimizing performance & cost of Continuous Mode Boost PFC Circuits
[58]	A Comparative Study of Soft-Switched CCM Boost Rectifiers and Interleaved Variable-Frequency DCM Boost Rectifier
[59]	Common Mode Noise Reduction for Boost Converters Using General Balance Technique
[60]	A New ZVS Semiresonant High Power Factor Rectifier with Reduced Conduction Losses.
[61]	Digitally controlled Boost Power Factor Correction Converters Operating in Both Continuous and Discontinuous Conduction Mode.
[62]	Input Current Distortion of CCM Boost PFC Converters Operated in DCM.

#### Referencias conversor Intercalado Boost

Capitulo 5	
[63]	Dissertação Zambra
[64]	Dissertação Daniel
[65]	Artido Zambra
[66]	Catálogo do fabricante dos dissipadores
Referências – Capitulo 6	
[67]	“Projeto de Redes – Tutoriais”, documentação on-line, <a href="http://www.projetederedes.com.br/tutoriais/tutorial_interferencia_eletromagnetica01.php">http://www.projetederedes.com.br/tutoriais/tutorial_interferencia_eletromagnetica01.php</a>

[68]	R. Redl, "Power Electronics and Electromagnetic Compatibility", Power Electronics Specialists Conference, 1996. PESC '96 Record., 27th Annual IEEE Volume 1, 23-27 June 1996 Page(s):15 - 21 vol.1.
[69]	Apostila didática, "Curso de Compatibilidade Eletromagnética", São Paulo, 2006.
[70]	R. Redl, "Electromagnetic Environment a Impact of Power Electronics Equipment" Industry Applications, IEEE Transactions on, vol. 89, pp. 926-938, 2001.
[71]	EMC Standards for appliances", documentação on-line, <a href="http://www.electronics-project-design.com/EMC.html">http://www.electronics-project-design.com/EMC.html</a>
[72]	Y. Tang, "High Power Inverter EMI characterization and Improvement Using Auxiliary Resonant Snubber Inverter", Master of Science in Electrical Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 1998.
[73]	B. Lu, W. Dong, S. Wang, F.C. Lee, "High Frequency Investigation of Single-switch CCM Power Factor Correction Converter", Applied Power Electronics Conference and Exposition, 2004. APEC '04. Nineteenth Annual IEEE Volume 3, 2004 Page(s):1481 - 1487
[74]	E. Hertz, "Thermal and EMI Modeling and Analysis of a Boost PFC Circuit Designed Using a Genetic-based Optimization Algorithm", Master of Science in Electrical Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 2001.
[75]	L. Yang, "Modeling and Characterization of a PFC Converter in the Medium and High Frequency Ranges for Predicting the Conducted EMI", Master of Science in Electrical Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 2003.
[76]	H. Ye, Z. Yang, J. Dai, C. Yan, X. Xin, J. Ying, "Common Mode Noise Modeling and Analysis of Dual Boost PFC Circuit", Telecommunications Energy Conference, 2004. INTELEC 2004. 26th Annual International 19-23 Sept. 2004 Page(s):575 - 582
[77]	J. M. Cyr, H. Soin, C. Zaharia, "EMI Strategy for a New Generation 2750W Rectifier", Industry Applications, IEEE Transactions on, pp. 638-643, 2000
[78]	Y. Liyu, L. Bing, D. Wei, L. Zhiguo, X. Ming, F.C Lee, W.G. Odendaal, "Modeling and Characterization of a 1KW CCM PFC Converter for Conducted EMI Prediction", Applied Power Electronics Conference and Exposition, 2004. APEC '04. Nineteenth Annual IEEE Volume 2, 2004 Page(s):763 - 769
[79]	W. Zhang, "Integrated EMI/Thermal Design for Switching Power Supplies", Master of Science in Electrical Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 1998.
[80]	A. Lissner; E. Hoene; B. Stube; S. Guttowski, "Predicting the influence of placement of passive components on EMI behaviour" Power Electronics and Applications, 2007 European Conference on 2-5 Sept. 2007 Page(s):1 - 10.
[81]	"EMI - Interferência Eletromagnética", documentação on-line, <a href="http://www.profibus.org.br/artigos/EMI_Interferencia_Eletromagnetica.pdf">http://www.profibus.org.br/artigos/EMI_Interferencia_Eletromagnetica.pdf</a>
[82]	Inovação Tecnológica", documentação on-line, <a href="http://www.inovacaotecnologica.com.br/noticias/noticia.php?artigo=010115070718">http://www.inovacaotecnologica.com.br/noticias/noticia.php?artigo=010115070718</a>
[83]	C.U Yaisom, W. Khamgern, S. Nitta, "The Study and analysis of the conducted emi pruppression on power mosfet using passive snubber circuits", Industry Applications, IEEE Transactions on, pp. 561-564, 2002.
[84]	R. Chen, "Integrated EMI Filters for Switch Mode Power Supplies", Master of Science in Electrical Engineering, Faculty of the Virginia Polytechnic Institute, Blacksburg, Virginia, 2004
[85]	M. Pieniz, "Análise da Influência da Frequência de Comutação e da Ondulação da Corrente de Entrada no Projeto de Conversores PFC para Minimização do Volume de Magnéticos" Mestrado, Pós-Graduação em Eng. Elétrica, UFSM, Santa Maria, 2006.

[86]	L. Rossetto, S. Buso, G. Spiazzi, "Conducted EMI issues in a 600-W single-phase Boost PFC design", Industry Applications, IEEE Transactions on Volume 36, Issue 2, March-April 2000 Page(s):578 - 585
[87]	"Técnicas de projeto de compatibilidade eletromagnética no desenvolvimento de placas de circuito impresso", documentação on-line, <a href="http://www.angelfire.com/pro2/elpot/Guia_PCB_EMC.pdf">http://www.angelfire.com/pro2/elpot/Guia_PCB_EMC.pdf</a>
[88]	S. Fu-Yuan, D. Y. Chen, W. Yan-Pei, and C. Yie-Tone, "A procedure for Designing EMI Filters for AC Line Applications" Power Electronics. IEEE Transactions on, vol 11, pp 170-181, 1996.
[89]	S. Qu, , D. Chen, "Non-Intrinsic Differential Mode Noise of Switching Power Supplies and Its Implications to Filter Design", Master Thesis, Faculty of the Virginia Polytechnic Institute and State University, February 1999.

# Apêndice A

## **INSTRUMENTAÇÃO APLICADA PARA MEDIÇÃO DAS GRANDEZAS**

---

Este apêndice apresenta a implementação da instrumentação utilizada para a medição das grandezas necessárias para realização do controle dos pré-reguladores eletrônicos operando como correção de fator de potência. Tais grandezas são citadas abaixo:

- ✓ Corrente do Indutor;
- ✓ Tensão de Entrada;
- ✓ Tensão de Saída;

### **A.1. MEDIÇÃO DA CORRENTE DO INDUTOR**

Com o objetivo de selecionar os circuitos que devem compor a instrumentação necessária para medição da corrente de entrada deve-se primeiramente conhecer as características deste sinal. Desta forma, o sinal da corrente de entrada a ser medido tem as seguintes características:

- ✓ Onda com forma triangular;
- ✓ Valor máximo de 45A;
- ✓ Sinal com frequência de 24kHz;
- ✓ Aquisição por sensor de efeito Hall.

Analisando as características do sinal, conclui-se que a instrumentação deverá conter os seguintes componentes:

- ✓ Estágio amplificador com função de ajuste do nível de tensão e eliminação de ruídos;
- ✓ Estágio inversor para correção da polaridade para o conversor Dual Boost;

### A.1.1 Conversor Boost




Figura A. 1: Medição da Corrente do Indutor – Conversor Boost.

### A.1.2 Conversor Boost Intercalado




Figura A. 2: Medição da Corrente do Indutor – Conversor Boost Intercalado.

### A.1.3 Conversor Dual Boost




Figura A. 3: Medição da Corrente do Indutor – Conversor Dual Boost.

### A.1.4 Listas de Componentes – Medição da Corrente de Entrada

#### Conversor Boost

Tabela A. 1: Lista de componentes – Medição da Corrente de Entrada – Conversor Boost.

Componentes	Valor	Quantidade
Resistor R1	330 $\Omega$	1
Resistor R2	Trimpot 1.2k $\Omega$	1
Resistor R3 R4 R7 R8	1.2k $\Omega$	4
Resistor R5 R6	3.9k $\Omega$	2
TL084	Amplificador Operacional	1
LA 55-P	Sensor Hall	1

#### Conversor Boost Intercalado

Tabela A. 2: Lista de componentes – Medição da Corrente de Entrada – Conversor Boost Intercalado.

Componentes	Valor	Quantidade
Resistor R1 R9	330 $\Omega$	2
Resistor R2 R10	Trimpot 1.2k $\Omega$	2
Resistor R3 R4 R11 R12	1.2k $\Omega$	4
Resistor R5 R6 R13 R14	3.9k $\Omega$	4
Resistor R7 R8 R15 R16	1.2k $\Omega$	4
TL084	Amplificador Operacional	2
LA 55-P	Sensor Hall	2

## Conversor Dual Boost

Tabela A. 3: Lista de componentes – Medição da Corrente de Entrada – Conversor Dual Boost.

Componentes	Valor	Quantidade
Resistor R1	330 $\Omega$	1
Resistor R2	Trimpot 1.2k $\Omega$	1
Resistor R3 R4 R7 R8	1.2k $\Omega$	4
Resistor R5 R6	3.9k $\Omega$	2
Resistor R9 R10 R11 R14	1.2k $\Omega$	4
Resistor R12 R13	1k $\Omega$	2
Diodo D1, D2	1N4148	2
TL084	Amplificador Operacional	2
LA 55-P	Sensor Hall	1

### A.2. MEDIÇÃO DA TENSÃO DE ENTRADA

Com o objetivo de selecionar os circuitos que devem compor a instrumentação necessária para adquirir a tensão de entrada deve-se primeiramente conhecer as características deste sinal:

- ✓ Onda com forma senoidal;
- ✓ Pico de 311V $\pm$ 15%;
- ✓ Frequência de 60Hz;
- ✓ Sinal com presença de pouco ruído devido a existência de um filtro de grande porte para minimização dos efeitos de interferência eletromagnética

Analisando as características do sinal, conclui-se que a instrumentação deverá conter os seguintes componentes:

- ✓ Transformador com função de isolamento e de rebaixar o valor da tensão;
- ✓ Divisor resistivo com função de ajustar o valor do pico de tensão, proveniente do secundário do transformador, para um valor inferior ao nível máximo aceitável pela porta AD do micro-controlador utilizado;
- ✓ Estágio amplificador com funções de ajuste do nível de tensão e eliminação de algum ruído que permaneça;
- ✓ Retificador de precisão para o rebatimento do semi-ciclo negativo da onda de tensão.

### A.2.1 Conversor Boost




Figura A. 4: Medição da Tensão de Entrada – Conversor Boost.

### A.2.2 Conversor Boost Intercalado




Figura A. 5: Medição da Tensão de Entrada – Conversor Boost Intercalado.

### A.2.3 Conversor Dual Boost




Figura A. 6: Medição da Tensão de Entrada – Conversor Dual Boost.

### A.2.4 Lista de Componentes – Medição da Tensão de Entrada

Tabela A. 4: Lista de componentes – Medição da Tensão de Entrada.

Componentes	Valor	Quantidade
Resistor R1	10k $\Omega$	1
Resistor R2 R4 R5 R6 R7	1.2k $\Omega$	5
Resistor R8 R9 R10 R11 R12	1.2k $\Omega$	5
Resistor R13 R14 R15	1.2k $\Omega$	3
Resistor R3	Trimpot 10k $\Omega$	1
Diodo D1 D2	1N4148	2
TL084	Amplificador Operacional	2
Transformador	220V/(15V+15V)	1

## A.3. MEDIÇÃO DA TENSÃO DE SAÍDA

A fim de seleccionar os circuitos que devem compor a instrumentação necessária para adquirir a tensão de saída deve-se conhecer as características deste sinal. Desta forma, o sinal de tensão de saída tem as seguintes características:

- ✓ Onda com característica contínua (CC);
- ✓ Valor médio de 360V;
- ✓ Sinal com presença de pequeno ripple de tensão;

Analisando as características do sinal que deve ser adquirido conclui-se que a instrumentação deverá conter os seguintes componentes:

Divisor resistivo com função de ajustar o valor de tensão proveniente do barramento de saída, para um valor inferior ao nível máximo de tensão aceitável pela porta AD do microcontrolador utilizado;

- ✓ Estágio amplificador com função de ajuste do nível de tensão;
- ✓ Estágio inversor para correção da polaridade.

### A.3.1 Conversor Boost




Figura A. 7: Medição da Tensão de Saída – Conversor Boost.

### A.3.2 Conversor Boost Intercalado




Figura A. 8: Medição da Tensão de Saída – Conversor Boost Intercalado.

### A.3.3 Conversor Dual Boost




Figura A. 9: Medição da Tensão de Saída – Conversor Dual Boost.

### A.3.4 Lista de Componentes – Medição da Tensão de Saída

Tabela A. 5: Lista de componentes – Medição da Tensão de Saída.

Componente	Valor	Quantidade
Resistor R1	1.2M $\Omega$	1
Resistor R2, R3, R4	22k $\Omega$	3
Resistor R5	1.2k $\Omega$	1
Resistor R6	1.5k $\Omega$	1
TL084	Amplificador Operacional	1

# Apêndice B

## **CONTROLE UTILIZADO**

---