

UNIVERSIDADE FEDERAL DE SANTA MARIA
CENTRO DE TECNOLOGIA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

**METODOLOGIA DE PROJETO DE INVERSORES
PARA REDUÇÃO DO CUSTO DE SISTEMAS
FOTOVOLTAICOS**

DISSERTAÇÃO DE MESTRADO

Lucas Vizzotto Bellinaso

Santa Maria, RS, Brasil

2014

METODOLOGIA DE PROJETO DE INVERSORES PARA REDUÇÃO DO CUSTO DE SISTEMAS FOTOVOLTAICOS

Lucas Vizzotto Bellinaso

Dissertação apresentada ao Curso de Mestrado do Programa de Pós-Graduação em Engenharia Elétrica, Área de Concentração em Controle Aplicado, da Universidade Federal de Santa Maria (UFSM, RS), como requisito parcial para obtenção do grau de **Mestre em Engenharia Elétrica.**

Orientador: Prof. Dr. Leandro Michels

Santa Maria, RS, Brasil

2014

Bellinaso, Lucas Vizzotto

Metodologia de projeto de inversores para redução do
custo de sistemas fotovoltaicos. / Lucas Vizzotto
Bellinaso.-2014.

144 p.; 30cm

Orientador: Leandro Michels

Dissertação (mestrado) - Universidade Federal de Santa
Maria, Centro de Tecnologia, Programa de Pós-Graduação em
Engenharia Elétrica, RS, 2014

1. Energia fotovoltaica 2. Inversor fotovoltaico 3.
Metodologia de projeto 4. Custo nivelado da eletricidade
5. Eletrônica de Potência I. Michels, Leandro II. Título.

© 2014

Todos os direitos autorais reservados a Lucas Vizzotto Bellinaso. A reprodução de partes ou do todo deste trabalho só poderá ser feita mediante a citação da fonte.

E-mail: lbellinaso@gmail.com

**Universidade Federal de Santa Maria
Centro de Tecnologia
Programa de Pós-Graduação em Engenharia Elétrica**

**A Comissão Examinadora, abaixo assinada,
aprova a Dissertação de Mestrado**

**METODOLOGIA DE PROJETO DE INVERSORES PARA REDUÇÃO
DO CUSTO DE SISTEMAS FOTOVOLTAICO**

elaborada por
Lucas Vizzotto Bellinaso

Como requisito parcial para obtenção do grau de
Mestre em Engenharia Elétrica

COMISSÃO EXAMINADORA:

Leandro Michels, Dr. (UFSM)
(Presidente/Orientador)

Cassiano Rech, Dr. (UFSM)

Marcelo Mezaroba, Dr. (UDESC)

Santa Maria, 25 de fevereiro de 2014.

AGRADECIMENTOS

Primeiramente, agradeço o professor Dr. Leandro Michels pela ótima orientação e esforço de trabalho ao longo do mestrado. Agradeço especialmente pelos ensinamentos em relação à organização e escrita científica e pela discussão de ideias. Tudo isso foi extremamente importante para minha formação em pesquisa científica e de engenharia.

Agradeço aos professores do Grupo de Eletrônica de Potência e Controle, especialmente ao professor Dr. Cassiano Rech, Dr. Luciano Schuch e Dr. Humberto Pinheiro, que fizeram parte do projeto que originou a ideia proposta nesta dissertação e contribuíram significativamente em seu desenvolvimento.

Agradeço ao professor Dr. Marcelo Mezaroba, pela disponibilidade em vir para Santa Maria, avaliar e contribuir com o trabalho.

Agradeço ao colega e sócio de empresa Renan Reiter pelas contribuições com os trabalhos do mestrado e compartilhamento de ideias. Também agradeço a ele e ao colega Carlos Lázaro pela amizade e companheirismo ao longo dos dois anos de mestrado.

Agradeço ao colega Henrique Figueira e ao professor Dr. Rafael Beltrame, pelo auxílio com o testador de perdas de comutação, o que permitiu a análise das perdas de comutação dos semicondutores. Agradeço ao colega Dr. Hamiltom Sartori pelas importantes discussões sobre a análise de perdas de núcleos magnéticos e semicondutores. Agradeço ao colega Christoffer Schwertner, que auxiliou na montagem de placas do protótipo e realizou testes de componentes. Agradeço também aos colegas Clécio Fisher, Fabrício Casakevicius, Guilherme Sebastião da Silve e Tadeu Vargas, por contribuírem com a montagem cedendo placas desenvolvidas por eles.

Agradeço ao engenheiro Dr. Jorge Massing pelo suporte no laboratório do GEPOC, além do auxílio no funcionamento de equipamentos e na organização da bancada trabalho. Também agradeço aos funcionários do NUPEDEE que contribuíram na confecção de placas, especialmente o Eng. Luiz Fernando Guarenti Martins.

Agradeço à minha namorada Mariana Dantas pela amizade, carinho e compreensão, mesmo nos dias que não pudemos nos encontrar por precisar trabalhar na dissertação.

Por fim, agradeço aos meus pais, Edeno e Odila, que me educaram com amor e sabedoria, e ao longo do mestrado me deram todo suporte. Grande parte de meus valores pessoais e personalidade é devido à educação dada por eles.

Marketing é importante demais
para ser deixado para o
departamento de marketing.

(David Packard, Hewlett-Packard)

RESUMO

Dissertação de Mestrado
Programa de Pós-Graduação em Engenharia Elétrica
Universidade Federal de Santa Maria

METODOLOGIA DE PROJETO PARA REDUÇÃO DO CUSTO DE SISTEMAS FOTOVOLTAICOS

Autor: Lucas Vizzotto Bellinaso

Orientador: Leandro Michels

Data e local de defesa: Santa Maria, 25 de fevereiro de 2014

Em sistemas fotovoltaicos, o menor custo da energia gerada nem sempre é obtido com inversores de custo minimizado ou eficiência maximizada. Para o custo da energia seja minimizado, é importante empregar metodologias de projeto que otimizem o compromisso entre perdas e custos. A metodologia de minimização do custo nivelado da eletricidade, a mais difundida na literatura, permite obter um projeto otimizado do inversor, mas necessita de variáveis como taxa de desconto e custos de manutenção do sistema fotovoltaico. Este trabalho propõe uma metodologia para projeto e comparação de inversores fotovoltaicos mais simples, baseada na adoção de um custo por Watt de referência. Essa metodologia objetiva reduzir o custo da energia produzida considerando apenas o custo inicial do sistema fotovoltaico e as restrições associadas às especificações de projeto. A metodologia proposta é apresentada em detalhes, incluindo um exemplo de projeto de inversor que analisa as perdas e custos dos componentes, além do perfil de irradiação do local de instalação do sistema fotovoltaico. Resultados experimentais são apresentados para validação da metodologia proposta.

Palavras-chave: Energia fotovoltaica. Inversor fotovoltaico. Metodologia de projeto. Custo nivelado da eletricidade. Eletrônica de Potência.

ABSTRACT

Master Dissertation
Programa de Pós-Graduação em Engenharia Elétrica
Universidade Federal de Santa Maria

INVERTER DESIGN METHODOLOGY FOR REDUCTION OF PHOTOVOLTAIC SYSTEM COST

Author: Lucas Vizzotto Bellinaso

Advisor: Leandro Michels

Date and Local of Defense: Santa Maria, February 25th, 2014

In photovoltaic systems, the lowest energy cost is not always achieved by an inverter with minimized cost or maximized efficiency. It is important to adopt methodologies that optimize the balance between system losses and costs. The Levelized Cost of Electricity minimization methodology, presented in literature, obtains an optimized inverter design, but needs variables like discount rate and maintenance costs. This study proposes a methodology for design and comparison of photovoltaic inverters that is simpler and is based on the adoption of a cost per Watt reference. It minimizes the energy cost considering the photovoltaic initial system cost and design specifications. This methodology is presented in detail, including an inverter design example that analyses losses and cost of all components, and also the irradiance of the photovoltaic installation place. Experimental results are presented to validate the proposed methodology.

Key words: Photovoltaic energy. Photovoltaic inverter. Design methodology. Levelized Cost of Electricity. Power electronics.

LISTA DE ILUSTRAÇÕES

Figura 1.1 – Comparação do preço do inversor e de módulos fotovoltaicos – 2010 e 2012	26
Figura 1.2 – Curva de eficiência de alguns tipos de inversores	28
Figura 1.3 – Capacitância parasita entre terminais dos módulos fotovoltaicos e o condutor de proteção (terra).....	29
Figura 1.4 – Topologia Heric	30
Figura 1.5 – Topologia H5	30
Figura 1.6 – Topologia Inversor Buck	31
Figura 1.7 – Formas de onda do Inversor Buck	31
Figura 2.1 – Esquemático de conexão dos equipamentos para validação da proteção contra ilhamento (NBR IEC 62116)	44
Figura 2.2 – Método de implementação da desconexão automática da saída com proteção contra falha simples	47
Figura 2.3 – Esquema geral de um inversor fotovoltaico sem transformador conectado à rede.....	51
Figura 3.1 – Algoritmo de comparação entre duas soluções.....	57
Figura 4.1 – Topologia Inversor Buck com filtro LCL.....	67
Figura 4.2 – Perfil do dissipador de calor de alumínio HS 11450. Medidas em mm.	71
Figura 4.3 – Elementos a serem projetados através da metodologia	73
Figura 4.4 – Topologias de filtro de EMI (a) π e (b) duplo π para modo comum e diferencial	74
Figura 4.5 – Circuito para estimar fator de potência da corrente de saída através de C_f	77
Figura 4.6 – Etapa 4 – grupos independentes obtidos.....	78
Figura 4.7 – Configurações do barramento CC com (a) um, (b) dois ou (c) vários braços de capacitores.....	83
Figura 4.8 – Vida útil dos capacitores das séries (a) B43501e (b) B43305, da fabricante Epcos.....	84
Figura 4.9 – Perdas do ponto de máxima potência em função da potência de saída e capacitância do barramento	85
Figura 4.10 – Perdas ponderadas brasileiras obtidas por simulação e estimadas por equação	86
Figura 4.11 – Relação entre tensão coletor-emissor e corrente de coletor do IGBT IRG4PF50W	90
Figura 4.12 – Relação entre corrente, tensão de condução e temperatura do diodo (a) C4D15120, de carbeto de silício (SiC) e (b) VS-HFA16PB120, de silício.....	91
Figura 4.13 – Energia total de comutação do IRG4PF50W, para tensão de 720 V, resistência de <i>gate</i> de 5 Ω e temperatura de junção de 150°C.....	92
Figura 4.14 – Sistema de medição da energia de comutação de par chave-diodo	93
Figura 4.15 – Energia de comutação do par IGBT-diodo do estágio de alta frequência para (a) IRG4PF50W + C4D15120 e (b) IRB4PF50W + VS-HFA16PB120. ..	93
Figura 4.16 – Perdas totais do IGBT em potência nominal, empregando: (a) diodo de carbeto de silício C4D15120; (b) diodo de silício VS-HFA16PB120.....	95
Figura 4.17 – Circuito térmico do estágio de alta frequência	97
Figura 4.18 – Comparação das soluções do grupo 2.....	107
Figura 4.19 – Circuito térmico do estágio de baixa frequência	108
Figura 4.20 – Distribuição da estimativa das perdas ponderadas para as diferentes partes do inversor	112

Figura 4.21 – Curva de rendimento estimado do inversor, para tensão de barramento de 400 V	112
Figura 4.22 – Estimativa da distribuição de custos das diferentes partes do inversor projetado.....	114
Figura 5.1 – Esquemático do circuito de potência e esquema de acionamento das chaves.	115
Figura 5.2 – Foto do protótipo experimental implementado.	118
Figura 5.3 – Aparato experimental empregado para teste da eficiência do inversor projetado.....	118
Figura 5.4 – Estágio de Alta Frequência.....	119
Figura 5.5 – Medição da THD da corrente de saída: corrente (azul) e tensão (violeta) de saída.....	121
Figura 5.6 – Temperatura (a) dos semicondutores e dissipador do Estágio de Alta Frequência e (b) do dissipador do Estágio de Baixa Frequência para inversor operando com potência 50% da nominal	122
Figura 5.7 – Temperatura (a) dos semicondutores e dissipador do Estágio de Alta Frequência e (b) do dissipador do Estágio de Baixa Frequência para inversor operando com potência nominal	122
Figura 5.8 – Temperatura projetada e medida do dissipador e semicondutores do Estágio de Alta Frequência para diversas potências de operação do inversor	123
Figura 5.9 – Temperatura projetada e medida do dissipador do Estágio de Baixa Frequência para diversas potências de operação do inversor.....	123
Figura 5.10 – Estimativa das perdas do EAF medidas pela diferença de temperatura entre os componentes e o dissipador	124
Figura 5.11 – Perdas do EBF medidas pelo medidor de potência Yokogawa WT1600.....	125
Figura 5.12 – Geração da ondulação de 240 Hz na potência extraída de arranjos fotovoltaicos em torno do ponto de máxima potência	127
Figura 5.13 – Obtenção das perdas por operação fora do ponto de máxima potência	128
Figura 5.14 – Componente CA da corrente, tensão e potência extraída da série fotovoltaica – potência nominal	128
Figura 5.15 – Comparação entre eficiência estimada no projeto e medida	130

LISTA DE TABELAS

Tabela 1.1 – Especificações do sistema fotovoltaico para exemplo da metodologia LCOE	37
Tabela 1.2 – Comparação de inversores através da metodologia LCOE.....	37
Tabela 2.1 – Limites de harmônicas da tensão da rede de distribuição para tensão menor do que 1 kV.....	40
Tabela 2.2 – Especificações da corrente injetada na rede elétrica para inversores fotovoltaicos com potência de saída CA inferior a 3kW (valores máximos).....	41
Tabela 2.3 – Proteção contra sobre/sub tensão e frequência	42
Tabela 2.4 – Tempo máximo de desconexão para mudanças bruscas na corrente residual.....	49
Tabela 2.5 – Limites de EMI conduzido – FCC part 15b.....	52
Tabela 2.6 – Limites de EMI irradiado – FCC part 15b	52
Tabela 3.1 – Exemplo de uso da metodologia completa para comparação de inversores	55
Tabela 3.2 – Perdas ponderadas de componentes com perdas previsíveis	63
Tabela 4.1 – Especificações, restrições e definições para o inversor fotovoltaico	65
Tabela 4.2 – Parâmetros em STC do arranjo de módulos fotovoltaico instalado no GEPOC	68
Tabela 4.3 – Capacitores eletrolíticos escolhidos para o projeto.....	69
Tabela 4.4 – Capacitores de poliéster ou polipropileno comerciais	69
Tabela 4.5 – Núcleos magnéticos disponíveis	70
Tabela 4.6 – Condutores de cobre esmaltado disponíveis	70
Tabela 4.7 – Semicondutores disponíveis.....	71
Tabela 4.8 – Dissipador disponível.....	71
Tabela 4.9 – Corrente RMS nominal da capacitância do barramento CC em função da frequência de comutação, indutância L_1 e da própria capacitância	81
Tabela 4.10 – Obtenção do número mínimo de braços de capacitores em paralelo.....	86
Tabela 4.11 – Configurações de capacitores eletrolíticos.....	87
Tabela 4.12 – Perdas ponderadas das configurações de capacitores	87
Tabela 4.13 – Comparação das configurações de capacitores.....	88
Tabela 4.14 – Cálculo de perdas dos condutores para potência nominal e ponderada.....	101
Tabela 4.15 – Comparação dos condutores	101
Tabela 4.16 – Projetos de L_1 que atendem às especificações	102
Tabela 4.17 – Comparação econômica das possibilidades de indutores para cada frequência, com destaque para indutores escolhidos	103
Tabela 4.18 – Projetos da indutância L_2 em função da frequência.....	103
Tabela 4.19 – Projetos de L_2 que atendem às especificações	104
Tabela 4.20 – Custos e perdas de L_2 para cada frequência de comutação	104
Tabela 4.21 – Temperatura estimada da junção dos semicondutores e dissipador para o caso de maiores perdas – Tensão de entrada de 500 V, Temperatura ambiente de 40°C e Potência nominal	105
Tabela 4.22 – Perdas ponderadas das soluções do Grupo 2	106
Tabela 4.23 – Perdas de condução do IRGP4063D e do IRG4PF50WD no EBF.....	110
Tabela 4.24 – Comprimento mínimo e custo do dissipador das soluções do grupo 3.....	110
Tabela 4.25 – Comparação das soluções do grupo 3	110
Tabela 4.26 – Estimativa de perdas nos componentes do inversor	111
Tabela 4.27 – Estimativa de custos dos componentes do estágio de potência	113

Tabela 5.1 – Componentes empregados no protótipo	116
Tabela 5.2 – Perdas projetadas e estimadas (ou medidas) do EAF e EBF.....	126
Tabela 5.3 – Resultados experimentais comparados com simulação das perdas do MPP.....	129
Tabela 5.4 – Eficiência estimada no projeto e as medidas experimentalmente	130

LISTA DE ABREVIATURAS E SIGLAS

ABNT	Associação Brasileira de Normas Técnicas
ANEEL	Agência Nacional de Energia Elétrica
CA	Corrente Alternada
CC	Corrente Contínua
CEC	<i>Californian Energy Commission</i> (Comissão Californiana de Energia)
COGEN	Associação da Indústria de Cogeração de Energia
DC	<i>Direct Current</i> (Corrente Contínua)
DOE	<i>US Department of Energy</i> (Departamento de Energia dos Estados Unidos)
DR	Dispositivo de corrente Residual
EAF	Estágio de Alta Frequência
EBF	Estágio de Baixa Frequência
EMI	<i>Electromagnetic Interference</i> (Interferência Eletromagnética)
ESR	<i>Equivalent Series Resistance</i> (Resistência Série Equivalente)
FP	Fator de Potência
FV	Fotovoltaico (o mesmo que PV)
HF	<i>High frequency</i> (Alta Frequência)
hsp	horas de Sol pleno
IEA	<i>International Energy Agency</i> (Agência Internacional de Energia)
IEC	<i>International Electrotechnical Commission</i> (Comissão Internacional de Eletrotécnica)
IEEE	<i>Institute of Electrical and Electronic Engineers</i> (Instituto dos Engenheiros Eletricistas e Eletrônicos)
IGBT	Insulated Gate Bipolar Transistor (transistor bipolar de porta isolada)
Imc	Índice de margem de contribuição
LCL	Indutor, Capacitor, Indutor
LCOE	<i>Levelized Cost of Electricity</i> (Custo Nivelado da Eletricidade)
LF	<i>Low frequency</i> (Baixa Frequência)
MC	Margem de Contribuição
MOSFET	<i>Metal Oxide Semiconductor Field Effect Transistor</i> (transistor de efeito de campo metal - óxido - semiconductor)
MPP	<i>Maximum Power Point</i> (Ponto de Máxima Potência)
MPPT	<i>Maximum Power Point Tracking</i> (Seguimento do ponto de máxima potência)
PFC	<i>Power Factor Correction</i> (correção de fator de potência)
PLL	<i>Phase Locked Loop</i> (malha de seguimento de fase)
PV	<i>Photovoltaic</i> (Fotovoltaico)
PWM	<i>Pulse Width Modulation</i> (Modulação por largura de pulso)
RCD	<i>Residual Current Device</i> (o mesmo que DR)
RCM	<i>Residual Current Monitoring</i> (Monitoramento de Corrente Residual)
RMS	<i>Root Mean Square</i> (valor médio quadrático, ou valor eficaz)
SFVCR	Sistema Fotovoltaico Conectado à Rede
Si	Silício
SiC	<i>Silicon Carbide</i> (Carbeto de Silício)
STC	<i>Standard Test Conditions</i> (Condições Padrão de Ensaio)
THD	<i>Total Harmonic Distortion</i> (Distorção Harmônica Total)
TL	<i>Transformerless</i> (sem transformador)

LISTA DE SÍMBOLOS

C_{dc}	Capacitância do barramento CC
C_f	Capacitância total do filtro LCL. Soma de C_{f1} e C_{f2} .
C_{f1}	Capacitância do filtro LCL que apresenta resistência R_{f1} em série
C_{f2}	Capacitância do filtro LCL que não apresenta resistência em série
C_o	Capacitância de carga
C_{s1}	Capacitância do snubber na entrada do estágio de baixa frequência
CW_{12}	Custo por Watt comparativo entre duas soluções 1 e 2
CW_{ref}	Custo por Watt de referência para projeto
$CW_{ref,pf}$	Custo por Watt de referência do projeto para o preço final do inversor
D_1	Diodo de roda-livre da topologia Inversor Buck
E_{dia}	Energia gerada por um sistema fotovoltaico durante um dia completo
ESR_{HF}	Valor da resistência série equivalente de um capacitor eletrolítico ou banco de capacitores em alta frequência (acima de 10 kHz)
ESR_{LF}	Valor da resistência série equivalente de um capacitor eletrolítico ou banco de capacitores em baixa frequência (100 /120 Hz)
f_1	Frequência fundamental da rede elétrica, de valor 60 Hz no Brasil
$f_{rede,max}$	Frequência máxima atingida pela rede elétrica em caso de sobre-frequência
f_s	Frequência de comutação do estágio de alta frequência
i_1	Corrente na saída do estágio de baixa frequência
I_{AC}	Corrente eficaz de um capacitor eletrolítico, equivalente em baixa frequência
$I_{AC,R,85^\circ C}$	Corrente eficaz máxima de um capacitor eletrolítico na temperatura ambiente de 85°C, para que o componente atinja sua vida útil nominal
i_g	Corrente injetada pelo inversor na rede elétrica CA
$i_{HF,rms}$	Valor eficaz da corrente de alta frequência em capacitores do barramento CC
$i_{LF,rms}$	Valor eficaz da corrente de baixa frequência em capacitores do barramento CC
i_{max}	Corrente máxima permitida em um componente ou circuito
i_{mpp}	Corrente do ponto de máxima potência de um arranjo fotovoltaico
i_{sc}	Corrente de curto circuito de um arranjo fotovoltaico
L_1	Indutor do filtro LCL no lado do conversor estático
L_2	Indutância do filtro LCL do lado da rede elétrica
L_{sink}	Comprimento de um dissipador de calor
n_p	Ordem da potência das perdas de algum componente em relação à potência nominal
$P_{in,nom}$	Potência nominal disponível na entrada de um inversor fotovoltaico
$P_{l,br}$	Perdas ponderadas pela ponderação brasileira
$P_{l,br,Si}$	Perdas do estágio de alta frequência com diodo de silício, ponderadas pela ponderação brasileira
$P_{l,br,SiC}$	Perdas do estágio de alta frequência com diodo de carbeto de silício, ponderadas pela ponderação brasileira
$P_{l,cec}$	Perdas ponderadas pela ponderação californiana
$P_{l,ESR}$	Perdas na resistência série equivalente de um capacitor eletrolítico
$P_{l,ESR,br}$	Perdas na ESR de capacitores, ponderadas pela ponderação brasileira
$P_{l,euro}$	Perdas ponderadas pela ponderação europeia

$P_{L.MPP.br}$	Perdas por operação fora do ponto de máxima potência, ponderadas pela ponderação brasileira
$P_{L.pond}$	Perdas ponderadas por alguma ponderação
$P_{L.x\%}$	Perdas medidas para potência de saída CA do inversor igual a $x\%$ da nominal
P_M	potência de saída instantânea do inversor quando a frequência da rede ultrapassa 60,5 Hz
P_{mpp}	Potência do ponto de máxima potência de um arranjo fotovoltaico
P_o	Potência ativa da saída CA do inversor
$P_{o.nom}$	Potência de saída nominal do inversor (saída CA)
$P_{o.pond}$	Potência da saída ponderada de um inversor fotovoltaico
$P_{X.max}$	Potência máxima dissipada por um componente X
Q_f	Fator de qualidade
Q_o	Potência reativa da saída CA do inversor
R_{f1}	Resistência de amortecimento de oscilações do filtro LCL
$R_{js.X}$	Resistência térmica do componente X, entre junção e dissipador
R_o	Resistência de carga
$R_{s.100mm}$	Resistência térmica de um dissipador com comprimento de 100 mm
R_{s1}	Resistência do snubber na entrada do estágio de baixa frequência
R_{sa}	Resistência térmica entre dissipador de calor e ambiente
$R_{sa.max}$	Resistência térmica máxima entre um dissipador e o ambiente
R_{Symm}	Resistência de equalização de tensão de um banco de capacitores eletrolíticos
S_1, S_2, \dots, S_6	Chaves semicondutoras
S_o	Potência aparente da saída CA do inversor
T_1, \dots, T_4	Chaves semicondutoras de baixa frequência da topologia Inversor Buck
T_a	Temperatura ambiente
t_d	Tempo máximo para o inversor desconectar da rede elétrica
$T_{j.d.max}$	Temperatura máxima atingida na junção do diodo
$T_{j.igbt.max}$	Temperatura máxima permitida para uma junção de um IGBT
T_s	Temperatura de um dissipador de calor
v_{dcmax}	Tensão máxima permitida pela entrada CC do inversor
$v_{dcmax.s}$	Tensão máxima permitida pela entrada CC do inversor em caso de surto de tensão
v_g	Tensão da rede elétrica
v_{mpp}	Tensão do ponto de máxima potência de um arranjo fotovoltaico
v_{oc}	Tensão de circuito aberto de um arranjo fotovoltaico
ΔP_M	Taxa de redução de potência em relação à P_M
ΔT	Diferença entre a temperatura de um componente e a ambiente
η	Símbolo genérico para eficiência ou rendimento
η_{br}	Eficiência ponderada brasileira do inversor
η_{cec}	Eficiência ponderada californiana do inversor
η_{conv}	Eficiência ou rendimento de conversão do inversor
η_{euro}	Eficiência ponderada europeia do inversor
η_{mppt}	Eficiência de rastreamento do ponto de máxima potência do arranjo fotovoltaico
η_{pond}	Eficiência ponderada do inversor, considerando o perfil de irradiação do local de instalação do sistema fotovoltaico
$\eta_{x\%}$	Eficiência de conversão do inversor para potência de saída CA igual a $x\%$ da nominal.

SUMÁRIO

1	INTRODUÇÃO	25
1.1	Revisão da literatura.....	27
1.1.1	Inversores fotovoltaicos conectados à rede	27
1.1.2	Eficiência de inversores conectados à rede	32
1.1.3	Requisitos para inversores fotovoltaicos conectados à rede	34
1.1.4	Metodologias de projeto de inversores.....	35
1.2	Objetivos	38
1.3	Organização do trabalho	38
2	NORMAS APLICADAS A INVERSORES FOTOVOLTAICOS.....	39
2.1	Conexão de inversores fotovoltaicos na rede elétrica	39
2.1.1	Especificações para a corrente injetada na rede	40
2.1.2	Especificação de desconexão automática.....	41
2.2	Segurança e proteção de inversores fotovoltaicos	44
2.2.1	Teste em condição de falha simples	45
2.2.2	Tolerância a falhas na monitoração de corrente residual	46
2.2.3	Dispositivos de desconexão automática	46
2.2.4	Detecção da resistência de isolamento do arranjo fotovoltaico	47
2.2.5	Proteção contra corrente residual	48
2.2.6	Proteção contra sobrecarga e curto-circuito	49
2.2.7	Indicação de falhas	50
2.2.8	Esquema geral de um inversor fotovoltaico sem transformador	51
2.3	Compatibilidade eletromagnética.....	51
3	METODOLOGIA DE PROJETO DE INVERSORES FOTOVOLTAICOS	53
3.1	Metodologia completa.....	54
3.2	Metodologia simplificada	56
3.2.1	Hipóteses	57
3.2.2	Etapas de execução.....	58
3.3	Determinação do custo de referência	58
3.3.1	Custo de referência para margem de contribuição constante	59
3.3.2	Custo de referência para índice de margem de contribuição constante	60
3.3.3	Exemplo de obtenção do custo de referência	61
3.4	Obtenção das perdas ponderadas.....	61
3.4.1	Cálculo simplificado das perdas ponderadas.....	63
4	PROJETO DE UM INVERSOR FOTOVOLTAICO MONOFÁSICO SEM TRANSFORMADOR	65
4.1	Etapa 1 – Especificações, restrições e definições iniciais de projeto.....	65
4.1.1	Componentes disponíveis e custos	68
4.2	Etapa 2 – Definição do valor de referência em U\$/W.....	72
4.3	Etapa 3 – Determinação dos elementos a serem projetados através da metodologia.....	72
4.3.1	Análise do filtro de EMI.....	73
4.3.2	Capacitâncias do filtro LCL e resistência de amortecimento	76
4.4	Etapa 4 – Determinação dos grupos independentes.....	78
4.4.1	Grupo 1 – Capacitância do barramento CC.....	79
4.4.2	Grupo 2 – Estágio de alta frequência, dissipador do EAF e indutores L_1 e L_2	81
4.4.3	Grupo 3 – Estágio de baixa frequência e dissipador do EBF.....	82
4.5	Projeto do Grupo 1 – Barramento CC.....	82

4.5.1	Etapa 5 – Determinação do método de projeto do grupo	82
4.5.2	Etapa 6 e 7 – Obtenção de soluções e custos para o grupo.....	86
4.5.3	Etapa 8 – Obtenção das perdas ponderadas	87
4.5.4	Etapa 9 – Comparação das soluções obtidas	87
4.5.5	Etapa 10 – Classificação das soluções	88
4.6	Projeto do Grupo 2 – EAF, dissipador do EAF e indutores L_1 e L_2.....	88
4.6.1	Etapa 5 – Determinação do método de projeto do grupo	88
4.6.2	Etapa 6 e 7 – Obtenção das soluções e custos	101
4.6.3	Etapa 8 – Cálculo das perdas ponderadas totais	106
4.6.4	Etapa 9 – Comparação das soluções obtidas	107
4.6.5	Etapa 10 – Classificação das soluções	107
4.7	Projeto do Grupo 3 – EBF e dissipador do EBF.....	108
4.7.1	Etapa 5 – Determinação do método de projeto.....	108
4.7.2	Etapas 6, 7 e 8 – Obtenção de soluções, custos e perdas ponderadas para o grupo	109
4.7.3	Etapas 9 e 10 – Comparação e classificação das soluções obtidas.....	110
4.8	Estimativa de perdas e custos do inversor.....	111
4.9	Conclusões do capítulo	114
5	VALIDAÇÃO EXPERIMENTAL DAS PERDAS DO INVERSOR	115
5.1	Medida da distorção harmônica total da corrente de saída	119
5.2	Medidas de temperatura do inversor.....	121
5.3	Medida da eficiência do inversor	124
5.3.1	Perdas nos componentes	124
5.3.2	Comparação entre perdas por operação fora do ponto de máxima potência simuladas e experimentais	127
5.3.3	Comparação da eficiência medida com a estimada no projeto.....	129
5.4	Conclusões do capítulo	130
6	CONCLUSÕES.....	133
ANEXO A – OBTENÇÃO DAS PERDAS PONDERADAS.....		135
A.1	Obtenção das perdas ponderadas a partir das eficiências ponderadas.....	135
A.2	Dedução dos coeficientes do cálculo simplificado das perdas ponderadas	136
REFERÊNCIAS.....		139

1 INTRODUÇÃO

Devido ao aumento da demanda energética e à preocupação com a poluição gerada pela queima de combustíveis fósseis, as fontes renováveis de energia têm ganhado cada vez mais espaço na matriz energética mundial. Dentre as fontes renováveis, as que mais se destacam atualmente são a eólica, que é a geração de eletricidade a partir do vento, e a fotovoltaica, que é a conversão direta de energia solar em eletricidade. A geração fotovoltaica tem apresentado grande crescimento nos últimos anos devido à significativa redução de custos proporcionada pelo aumento de sua escala de produção (ZILLES, MACÊDO, *et al.*, 2012).

Existem basicamente três tipos de sistemas fotovoltaicos com relação à sua conexão aos sistemas públicos de energia: autônomos, conectados à rede e híbridos (PEREIRA e OLIVEIRA, 2011). Sistemas conectados à rede apresentaram elevado crescimento nos últimos anos, sendo mais de 95% da capacidade mundial instalada (IEA, 2013). Somente na Alemanha, existe mais de um milhão de sistemas fotovoltaicos conectados à rede, somando mais de 30 GW_p (IEA, 2013).

A conexão de sistemas de minigeração e microgeração de energia elétrica não apresentava regulamentação no Brasil até 2012. A resolução 482/2012 da ANEEL regulamentou essa conexão e também normatizou o sistema de compensação de energia (ANEEL, 2012).

De acordo com uma estimativa do Departamento de Energia dos Estados Unidos (DOE, 2010), o preço final de um sistema fotovoltaico nos Estados Unidos estava em torno 3,40 U\$/W em 2010. Desse valor, estimava-se o valor de 1,70 U\$/W como o preço dos módulos fotovoltaicos; 0,22 U\$/W como o preço do inversor; e 1,48 U\$/W como o custo da estrutura de fixação, demais equipamentos e serviços.

Em 2013, esses sistemas já apresentam viabilidade financeira em alguns locais do país, onde o preço do kWh é elevado (COGEN, 2012). Entretanto, são ainda financeiramente inviáveis na maioria das regiões. Estima-se que se tornem viáveis nesses locais nos próximos anos por causa da redução dos preços (ZILLES, MACÊDO, *et al.*, 2012).

O relatório GT COGEN SOLAR (COGEN, 2012) publicou preços de sistemas fotovoltaicos no exterior. Em 2012, o preço de módulos fotovoltaicos era de 0,98 €/W e o do inversor era de 0,19 €/W. Comparando-se com o relatório do DOE de 2010, mostrado na Figura 1.1, o preço dos módulos fotovoltaicos reduziu-se 33%, enquanto o preço do inversor manteve-se constante, considerando-se a taxa de conversão de 1 € = U\$1,16 (08/10/2013).

Atualmente encontram-se módulos fotovoltaicos com preços de cerca de 0,60 U\$/W (SUN ELECTRONICS, novembro de 2013).




Figura 1.1 – Comparação do preço do inversor e de módulos fotovoltaicos – 2010 e 2012

De 2010 a 2012, observa-se que os módulos fotovoltaicos apresentaram grande contribuição para a redução de custos de sistemas fotovoltaicos, enquanto os inversores não tiveram contribuição significativa nessa redução. Por conseguinte, os inversores ganharam maior importância no custo total dos sistemas fotovoltaicos, passando de 7% para 10% do custo total de um sistema fotovoltaico.

Projetistas de Eletrônica de Potência podem projetar inversores com diferentes objetivos, dentre os quais se destacam a redução do custo do equipamento, redução do custo do sistema fotovoltaico e o aumento da confiabilidade. De acordo com a aplicação do produto e segmento do mercado, diferentes estratégias de projeto podem ser utilizadas, em função das expectativas dos clientes em relação ao produto. Consumidores residenciais, que utilizam inversores de até 10 kW, por exemplo, podem ter interesse em um equipamento com design moderno, preço baixo e baixo nível de ruído audível. Já investidores em energia fotovoltaica possuem maior interesse no retorno sobre o investimento, garantia e suporte técnico.

Dentre as variáveis que interferem nas expectativas dos clientes, cabe ao projetista do conversor estático projetar o custo dos componentes, a temperatura máxima de operação dos componentes, o tempo médio entre falhas (MTBF – *Medium Time Between Failures*), a eficiência de conversão, tamanho, peso, custo de manutenção, entre outros.

Diferentes estratégias de projeto podem ser adotadas para lidar com as variáveis projetáveis, de acordo com cada segmento de mercado. Quando a principal expectativa dos clientes for o baixo preço do inversor, podem-se empregar metodologias de otimização que visam à minimização do custo total (SARTORI, 2013). Quando a expectativa dos clientes for elevada tecnologia e eficiência, podem-se utilizar metodologias de otimização com objetivo de minimizar o volume ou perdas (BELTRAME, DUPONT, *et al.*, 2013).

Quando a principal expectativa dos clientes for obter maior retorno financeiro com o sistema fotovoltaico, nem sempre um inversor de máxima eficiência ou menor custo trazem o maior benefício ao cliente. Existem tecnologias capazes de obter eficiências acima de 99% (STALTER, KRANZER, *et al.*, 2010), empregando chaves semicondutoras com perdas reduzidas, mas que podem aumentar o custo do inversor. Existem também tecnologias de baixo custo, como materiais magnéticos de tecnologias mais consolidadas, mas que podem penalizar a eficiência do equipamento. Por isso, é importante ter compromisso entre eficiência e custo do inversor, com objetivo de efetivamente reduzir o custo da energia gerada pelo sistema fotovoltaico. Assim, conclui-se que o projetista do conversor estático deve adotar uma estratégia de projeto a fim de obter o maior retorno financeiro para investidores em energia fotovoltaica, que podem representar uma grande parcela do mercado de inversores. Adotando uma estratégia que beneficie o cliente, o fabricante pode aumentar o preço do inversor, aumentar seu lucro e assim mesmo fornecer uma vantagem competitiva aos clientes.

1.1 Revisão da literatura

1.1.1 Inversores fotovoltaicos conectados à rede

Um inversor fotovoltaico é um equipamento que converte a corrente contínua proveniente do arranjo de módulos fotovoltaicos em corrente alternada para injetar na rede elétrica. Inversores conectados à rede podem ser classificados de várias formas: de acordo com a configuração de módulos fotovoltaicos, número de fases da saída, presença e tipo de transformador ou topologia empregada.

Kjaer *et al* (2005) classifica os inversores pela quantidade e configuração de módulos fotovoltaicos que processa a energia. As classificações dadas são: i) inversor central, capaz de processar a energia de um grande conjunto de módulos fotovoltaicos conectados em série e paralelo; ii) inversor string, capaz de processar a energia de uma única série fotovoltaica; iii)

inversor multi-string, que processa a energia separadamente de diferentes séries fotovoltaicas; e iv) microinversor, que processa a energia de um único módulo fotovoltaico.

Considerando o número de fases, há basicamente inversores monofásicos e trifásicos (STALTER, KRANZER, *et al.*, 2010). A fabricante SMA, por exemplo, possui inversores monofásicos com potência máxima de 11 kW. Em relação a inversores trifásicos, apresenta equipamentos de 5 kW até 1800 kVA, conectados na rede de média tensão (SMA Solar Technology AG). Assim, inversores trifásicos são mais utilizados para potências elevadas.

Inversores podem também ser classificados pela presença e tipo de transformador. Há os inversores com transformador de baixa frequência (*low frequency* – LF), com transformador de alta frequência (*high frequency* – HF) ou sem transformador (*transformerless* – TL). Inversores sem transformador apresentam normalmente maior eficiência que inversores com transformador (KRANZER e BURGER, 2010). A Figura 1.2 apresenta curvas de eficiências típicas de inversores fotovoltaicos. Pode-se verificar que inversores sem transformador (Full-bridge 2 níveis, Heric e H5) apresentam eficiência maior para todas as faixas de potência.




Figura 1.2 – Curva de eficiência de alguns tipos de inversores
Fonte: Kranzer e Burger, 2010

Inversores sem transformador podem apresentar problemas de ruído não presentes em inversores com transformador (KEREKES, BORUP e TEODORECU, 2007). A carcaça de módulos fotovoltaicos necessita ser aterrada em instalações elétricas, de acordo com a IEC 60364-7-712 (IEC, 2002). Esse aterramento gera uma capacitância parasita entre os terminais elétricos dos módulos fotovoltaicos e o condutor de proteção (terra), como mostrado na Figura 1.3. Caso a topologia e modulação do inversor gere uma variação abrupta da tensão de

modo comum na entrada, ocorre uma corrente de fuga na capacitância parasita dos módulos fotovoltaicos. Uma corrente de fuga excessiva não permite que o inversor esteja de acordo com as normas de segurança como a IEC 62109-1 (2010) e IEC 62109-2 (2011).




Figura 1.3 - Capacitância parasita entre terminais dos módulos fotovoltaicos e o condutor de proteção (terra)

Nem todas as topologias de inversores podem ser aplicadas para inversores fotovoltaicos sem transformador. Como exemplo, a topologia Full-bridge da Figura 1.3 operando com modulação de 3 níveis gera uma corrente de modo comum elevada, caso os filtros de potência não sejam adequados (FIGUEIREDO, CARVALHO, *et al.*, 2013). Por esse motivo, diversas topologias de inversores fotovoltaicos sem transformador foram desenvolvidas.

As topologias especiais para inversores fotovoltaicos sem transformador apresentam a característica de mitigarem a corrente de modo comum da capacitância parasita dos módulos fotovoltaicos e reduzirem o ruído gerado pelo inversor.

Uma topologia de inversores sem transformador é a topologia Heric (SCHMIDT, SIEDLE e KETTERER, 2006), apresentada na Figura 1.4. Essa topologia apresenta PWM de 3 níveis na saída e utiliza um desacoplamento na saída CA do inversor para geração do nível zero, o que evita a corrente de fuga. É composta de quatro chaves semicondutoras com comutação em alta frequência (S_1 - S_4) e duas chaves semicondutoras comutadas na frequência da rede elétrica (S_5 e S_6).




Figura 1.4 – Topologia Heric

A topologia H5 (VICTOR, GREIZER, *et al.*, 2008), patenteada pela empresa SMA, é apresentada na Figura 1.5. Também apresenta PWM de 3 níveis, mas utiliza um desacoplamento CC no inversor para geração do nível zero. Apresenta três chaves com comutação em alta frequência (S_2, S_4, S_5) e duas chaves com comutação na frequência da rede (S_1, S_3).




Figura 1.5 – Topologia H5

A topologia empregada nesse trabalho é patenteada pela empresa GE (ROOIJ e GLASER, 2011), mostrada na Figura 1.6 e aqui denominada Inversor Buck. É composta de uma chave semicondutora e um diodo com comutação em alta frequência (S_1, D_1) e quatro chaves semicondutoras comutadas pela rede elétrica (T_1-T_4). O estágio de alta frequência, composto pela chave S_1 , diodo D_1 e indutor L_1 , é um estágio abaixador (Buck) com saída em fonte de corrente, onde a corrente no indutor L_1 apresenta forma de onda senoidal retificada. O estágio de faixa frequência, composto pelas chaves T_1 a T_4 , apresenta a função de converter a corrente retificada do indutor L_1 em uma senoide completa compatível com a rede elétrica. A Figura 1.7 apresenta as formas de onda características do Inversor Buck.

Essa topologia apresenta a vantagem de permitir utilizar uma chave semicondutora com baixas perdas de comutação para o estágio de alta frequência e chaves semicondutoras com baixas perdas de condução para o estágio de baixa frequência. Dessa forma, essa topologia pode apresentar custo reduzido e alta eficiência, por utilizar chaves semicondutoras

com alta eficiência para sua função. Além disso, diferentemente das topologias H5 e Heric, não necessita de *gate drivers* isolados, pois permite a utilização de drivers *bootstrap*.




Figura 1.6 – Topologia Inversor Buck




Figura 1.7 – Formas de onda do Inversor Buck

Existem muitas outras topologias monofásicas e trifásicas sem transformador que foram criadas com o objetivo de reduzir a corrente de fuga dos módulos fotovoltaicos, mas não serão abordadas neste trabalho.

1.1.2 Eficiência de inversores conectados à rede

Existem diversos tipos de eficiências consideradas para avaliação de inversores. A revista Photon Internacional define as seguintes eficiências (PHOTON INTERNATIONAL, 2011):

- **Eficiência de conversão:** é a eficiência de conversão do inversor fotovoltaico, dada pela razão entre a potência ativa de saída e a potência ativa de entrada do inversor. É dada por:

$$\eta_{conv} = \frac{P_o}{P_{PV}} \quad (1.1)$$

onde P_o é a potência ativa fornecida à rede elétrica e P_{PV} é a potência extraída dos módulos fotovoltaicos.

- **Eficiência do seguimento do ponto de máxima potência (MPPT):** é a razão entre a potência extraída dos módulos fotovoltaicos e a máxima potência possível. É dada por:

$$\eta_{MPPT} = \frac{P_{PV}}{P_{MPP}} \quad (1.2)$$

onde P_{MPP} é a potência no ponto de máxima potência dos módulos fotovoltaicos (máxima potência possível). Destaca-se que a potência média extraída dos módulos fotovoltaicos por um inversor é sempre inferior à máxima, já que há ondulação na tensão dos módulos.

- **Eficiência global:** é a razão entre a potência de saída e a potência máxima dos módulos fotovoltaicos. É dada por:

$$\eta = \eta_{conv} \eta_{MPPT} = \frac{P_o}{P_{MPP}} \quad (1.3)$$

Essas eficiências podem ser medidas para toda a faixa de tensão de entrada e potência de entrada.

A eficiência de conversão de inversores fotovoltaicos é dependente da potência de operação e da tensão da entrada CC. A potência e a tensão de entrada de inversores conectados à rede dependem da irradiância, espectro solar e da temperatura de operação dos módulos fotovoltaicos. Por isso, para avaliar a eficiência média do inversor, seria necessário realizar um cálculo médio ao longo de um ano completo, considerando os dados meteorológicos do local de instalação do sistema fotovoltaico. Para simplificar esse cálculo, foram criadas as eficiências médias ponderadas, que utilizam fatores de ponderação

simplificados, mas ainda assim dependentes dos dados meteorológicos do local (DUPONT, RECH e PINHEIRO, 2012). As eficiências médias ponderadas consideradas neste trabalho são:

- **Eficiência europeia:** considera um padrão médio de irradiação na Europa (BLETTERIE, BRÜNDLINGER, *et al.*, 2008). É calculada por:

$$\begin{aligned} \eta_{euro} = & 0,03 \eta_{5\%} + 0,06 \eta_{10\%} + 0,13 \eta_{20\%} + 0,10 \eta_{30\%} \\ & + 0,48 \eta_{50\%} + 0,20 \eta_{100\%} \end{aligned} \quad (1.4)$$

onde $\eta_{i\%}$ é a eficiência de conversão média em $i\%$ da potência do inversor.

- **Eficiência californiana:** definida pela Comissão Californiana de Energia (CEC), considera um padrão médio de irradiação no estado da Califórnia, nos Estados Unidos (BLETTERIE, BRÜNDLINGER, *et al.*, 2008). É calculada por:

$$\begin{aligned} \eta_{cec} = & 0,04 \eta_{10\%} + 0,05 \eta_{20\%} + 0,12 \eta_{30\%} + 0,21 \eta_{50\%} \\ & + 0,53 \eta_{75\%} + 0,05 \eta_{100\%} \end{aligned} \quad (1.5)$$

- **Eficiência brasileira:** foi publicada na dissertação de mestrado de Aimé Pinto Neto (NETO, 2012), mas ainda não é utilizada para avaliação de inversores no Brasil. É calculada por:

$$\begin{aligned} \eta_{br} = & 0,02 \eta_{10\%} + 0,02 \eta_{20\%} + 0,04 \eta_{30\%} + 0,12 \eta_{50\%} \\ & + 0,32 \eta_{75\%} + 0,48 \eta_{100\%} \end{aligned} \quad (1.6)$$

Destaca-se que outros padrões de eficiência podem ser definidos de acordo com o padrão médio de irradiação da região de interesse. Na Europa, por exemplo, o inversor deve apresentar eficiência elevada para irradiação média. Já, no Brasil, é mais importante ter eficiência elevada em irradiação elevada. Os coeficientes das eficiências ponderadas podem ser obtidos através dos procedimentos especificados na norma IEC 61683 (IEC, 1999). As eficiências ponderadas devem ser calculadas para medições de eficiência realizadas para as tensões de entrada mínima, nominal e 90% da máxima.

1.1.3 Requisitos para inversores fotovoltaicos conectados à rede

Existem diferentes tipos de normas para inversores: características da conexão com a rede elétrica, testes anti-ilhamento (TEODORECU, LISERRE e RODRÍGUEZ, 2011), segurança e compatibilidade eletromagnética. O projeto do inversor conectado à rede deve considerar todas as normas técnicas envolvidas, de acordo com o país onde o sistema fotovoltaico é instalado.

A IEEE (*Institute of Electrical and Electronic Engineers*) possui a norma IEEE 1547 (IEEE, 2003), que determina as características da conexão de geração distribuída na rede elétrica. A IEC (*International Electrotechnical Commission*) criou a IEC 61727 (2004) com a mesma finalidade. A IEC também possui outras normas importantes: IEC 62116 (2008), que determina procedimentos de ensaio anti-ilhamento e a IEC 62109 (2010 e 2011), que apresenta requisitos de segurança para o inversor.

Apesar de haver normas internacionais da IEEE e IEC, cada país normalmente adota normas próprias. Os Estados Unidos utilizam as normas IEEE 1547 e a UL 1741 (UNDERWRITERS LABORATORIES, 1999). A Alemanha possui a norma própria DIN V VDE V 0126-1-1 (GERMAN COMMISSION FOR ELECTRICAL, ELECTRONIC & INFORMATION TECHNOLOGIES OF DIN AND VDE, 2006) para garantir a desconexão do inversor em caso de falhas. Já a Itália adota a norma própria CEI 0-21 (COMITATO ELETTROTECNICO ITALIANO, 2012) com a mesma finalidade.

No Brasil, as normas técnicas para inversores fotovoltaicos são recentes. Para caracterizar a conexão com a rede elétrica, foi criada a NBR 16149:2013 (ABNT, 2013), baseada na norma italiana. A NBR 16150:2013 (ABNT, 2013) apresenta os procedimentos de ensaio do inversor para garantir a conformidade com a NBR 16149. A norma para procedimentos de ensaio anti-ilhamento é a NBR IEC 62116:2012 (ABNT, 2012), baseada na norma IEC. Ainda não foi definida uma norma brasileira para segurança de inversores, mas a série IEC 62109 pode ser considerada para projeto de inversores.

Para interferência eletromagnética (EMI – *Eletromagnetic Interference*), o Brasil não adota norma. Entretanto, é importante que o inversor tenha uma compatibilidade eletromagnética mínima, para evitar interferência em outros equipamentos da instalação elétrica. Para isso, a norma americana FCC Part 15 B (FEDERAL COMMUNICATIONS COMMISSION, 2013) ou a internacional CISPR 22 (IEC, 2008) podem ser aplicadas.

1.1.4 Metodologias de projeto de inversores

Existem algumas metodologias para projeto, análise e comparação de sistemas fotovoltaicos, com objetivo de maximizar o retorno financeiro de investidores. A principal estratégia adotada para o projeto é a minimização do custo nivelado da eletricidade (*Levelized Cost of Electricity* – LCOE), que é custo da energia produzida durante toda a sua vida útil do sistema fotovoltaico (CAMPBELL, BLUNDEN, *et al.*, 2009). É calculado por:

$$LCOE = \frac{\text{Custo total durante vida útil}}{\text{Produção total de energia}} \quad (1.7)$$

O LCOE depende do investimento inicial, impostos para funcionamento, incentivos, custos anuais (manutenção) e valor residual (CAMPBELL, BLUNDEN, *et al.*, 2009). Considerando que não há incentivos nem impostos para o funcionamento do sistema fotovoltaico, a equação válida para n anos é dada por:

$$LCOE = \frac{\text{Investimento} + \text{Manutenção} - \text{Residual}}{\text{Produção}} \quad (1.8)$$

onde:

Investimento é todo o investimento inicial necessário para colocar em funcionamento o sistema fotovoltaico, em valor presente. Atualmente, é o maior custo de um sistema fotovoltaico (ZILLES, MACÊDO, *et al.*, 2012).

Manutenção são todos os custos de operação e manutenção do sistema fotovoltaico, incluindo possíveis financiamentos, manutenção do inversor, limpeza dos módulos, etc. Deve-se considerar o valor presente líquido dos custos anuais, obtido por:

$$M = \sum_{i=1}^N \frac{\text{Custos anuais}}{(1 + \text{Taxa de Desconto})^i} \quad (1.9)$$

sendo:

N é a vida útil do sistema fotovoltaico, em anos.

Custos anuais é o valor presente de todos os custos gastos durante um ano completo.

Taxa de Desconto é a taxa de retorno anual que o investidor deseja comparar a viabilidade financeira do sistema fotovoltaico. A taxa de desconto dependendo do prazo de investimento, risco envolvido e do próprio investidor (FILHO e KOPITTKKE, 2010). Para pessoa física, um valor possível da taxa de desconto é o rendimento da poupança, caso a pessoa não realize investimentos de maior rentabilidade e o sistema fotovoltaico não oferecer riscos.

Residual é o valor remanescente do sistema fotovoltaico após N anos de funcionamento, corrigido pela taxa de desconto.

$$R = \frac{\text{Valor Residual}}{(1 + \text{Taxa de Desconto})^N} \quad (1.10)$$

sendo:

Valor residual é o valor presente do preço que pode ser vendido o sistema fotovoltaico após N anos de funcionamento do sistema fotovoltaico.

Produção é quantidade de energia gerada pelo sistema após N anos de funcionamento. A produção anual inicial depende de vários fatores, como eficiência do inversor, inclinação dos módulos, etc. A taxa de degradação do sistema depende da tecnologia e qualidade dos módulos fotovoltaicos. A equação da produção é dada por:

$$\begin{aligned} & \text{Produção} \\ &= \sum_{i=1}^N \frac{\text{Produção anual inicial em kWh} \cdot (1 - \text{Taxa de degradação})^i}{(1 + \text{Taxa de Desconto})^i} \end{aligned} \quad (1.11)$$

Campbell et al (2009) utiliza a minimização do LCOE para analisar se é financeiramente vantajoso utilizar sistemas de rastreamento do Sol em uma usina fotovoltaica, comparando com uma estrutura fixa. Entre outras coisas, o artigo considera o custo do terreno, área utilizada para o sistema fotovoltaico e o custo dos equipamentos. Essa estratégia é bastante válida para maximizar o retorno financeiro de sistemas fotovoltaicos.

Saridakis e Koutroulis *et al.* (2012, 2013) apresentaram uma metodologia de projeto da Eletrônica de Potência do inversor adotando como estratégia a minimização do LCOE do inversor. Em Koutroulis e Blaabjerg (2012), a metodologia também considerou a confiabilidade dos componentes e possíveis manutenções ao longo da vida útil do sistema. Contudo, observa-se que essa estratégia de minimização do LCOE do inversor, sem considerar custos do restante do sistema fotovoltaico, pode resultar em projetos equivocados quando o cliente é um investidor em energia fotovoltaica.

Como exemplo, é apresentado na Tabela 1.1 as especificações de um sistema fotovoltaico, para o qual se deseja comparar três inversores distintos, cujos preços e eficiência são mostrados na

Tabela 1.2. A geração anual foi estimada para a cidade de Santa Maria, RS, utilizando dados do Laboratório de Energias Renováveis dos Estados Unidos (RENEWABLE RESOURCE DATA CENTER).

Tabela 1.1 – Especificações do sistema fotovoltaico para exemplo da metodologia LCOE

Especificação	Valor
Potência disponível na entrada em corrente contínua do inversor em condições padrões de ensaio	3 kW
Investimento inicial do sistema fotovoltaico (sem inversor)	\$ 5.000,00
Tempo de operação do sistema fotovoltaico	20 anos
Vida útil do inversor	20 anos
Valor residual do inversor após 20 anos	\$ 0,00
Custo de manutenção anual	\$ 50,00
Valor residual do sistema fotovoltaico após 20 anos	\$ 1.000,00
Taxa de desconto	5% a.a.
Incentivos governamentais e impostos	0%
Geração anual de energia (sem perdas do inversor)	3900 kWh
Degradação anual do sistema	0%

Tabela 1.2 – Comparação de inversores através da metodologia LCOE

Parâmetro	Inversor		
	A	B	C
Eficiência ponderada	90%	97%	95%
Preço do inversor	\$ 1000,00	\$ 1232,00	\$ 1100,00
Custo total do sistema	\$ 6000,00	\$ 6232,00	\$ 6100,00
Geração anual – lado CA (kWh)	$3900 \cdot 0,9 = 3510$	$3900 \cdot 0,97 = 3783$	$3900 \cdot 0,95 = 3705$
LCOE do inversor	0,02743 \$/kWh	0,03001 \$/kWh	0,02799 \$/kWh
LCOE do sistema total	0,13325 \$/kWh	0,12819 \$/kWh	0,12824 \$/kWh

Na Tabela 1.2, considerando-se apenas o preço do inversor, observa-se que o inversor A, de menor eficiência, apresenta LCOE inferior aos dos inversores B e C. Contudo, caso seja considerado o custo total do sistema fotovoltaico, verifica-se que os inversores B e C são mais vantajosos do que o inversor A, já que o LCOE do sistema fotovoltaico torna-se menor. Comparando-se os inversores B e C, verifica-se que ambos apresentam praticamente o mesmo LCOE do sistema completo. Portanto, conclui-se que empregar apenas o custo do inversor pode levar a projetos que não reduzem o custo da energia gerada. Portanto, é importante

empregar o custo total do sistema fotovoltaico na análise para que o LCOE do sistema completo seja minimizado.

A estratégia da minimização do LCOE do sistema completo pode ser adotada para o projeto da Eletrônica de Potência do inversor. Entretanto, essa estratégia pode se tornar muito complexa, pois necessita calcular a produção de energia estimada durante toda a vida útil do sistema, além de estimar custos de manutenção, taxa de desconto, etc.. Dessa forma, pode ser interessante para o especialista em Eletrônica de Potência utilizar uma metodologia mais simples para o projeto de componentes internos do inversor.

1.2 Objetivos

O objetivo principal deste trabalho é obter uma metodologia para projeto e comparação de inversores fotovoltaicos para que o custo da energia gerada pelo sistema fotovoltaico seja reduzido, beneficiando investidores em energia fotovoltaica. Além disso, é importante que a metodologia de projeto seja simples e de fácil aplicação, para que possa ser diretamente empregada na indústria de inversores fotovoltaicos e que também traga benefícios econômicos para o fabricante. Para isso, obtiveram-se meios de reduzir apenas o custo do sistema fotovoltaico por Watt de pico instalado, que atualmente é o maior contribuinte para o custo total da energia.

1.3 Organização do trabalho

No Capítulo 2, são apresentadas normas brasileiras para inversores fotovoltaicos conectados à rede, necessárias para obter as especificações de projeto.

No Capítulo 3, é apresentada a metodologia de projeto de inversores para redução do custo inicial de sistemas fotovoltaicos.

No Capítulo 4, um inversor fotovoltaico monofásico sem transformador de 3 kW é projetado como um exemplo aplicando a metodologia proposta.

No Capítulo 5, são demonstrados resultados experimentais do exemplo de projeto, para validação das perdas calculadas.

Por fim, são apresentadas as conclusões do trabalho.

2 NORMAS APLICADAS A INVERSORES FOTOVOLTAICOS

A primeira etapa do projeto de um inversor fotovoltaico é definir as suas especificações técnicas. As especificações do estágio de Eletrônica de Potência devem ser baseadas em normas técnicas válidas no mercado alvo do produto. Neste capítulo, são abordadas as normas técnicas em vigência no Brasil: NBR 16149 e NBR IEC 62116. A IEC 62109 também é abordada, pois é a principal norma que trata de segurança de inversores.

2.1 Conexão de inversores fotovoltaicos na rede elétrica

A IEC 60364-7-712 (IEC, 2002) é a principal norma que trata sobre a instalação elétrica de sistemas fotovoltaicos. Contudo, não é detalhada neste trabalho. Nesta seção, apenas as normas específicas para inversores conectados à rede são abordadas.

As normas brasileiras para permitir a conexão de inversores na rede elétrica são:

- ABNT NBR 16149:2013 – Sistemas fotovoltaicos (FV) – Características da interface de conexão com a rede elétrica de distribuição.
- ABNT NBR 16150:2013 – Sistemas fotovoltaicos (FV) – Características da interface de conexão com a rede elétrica de distribuição – Procedimentos de ensaio de conformidade.
- ABNT NBR IEC 62116:2012 - Procedimento de ensaio de anti-ilhamento para inversores de sistemas fotovoltaicos conectados à rede elétrica.

2.1.1.1 Especificações relacionadas à tensão de alimentação

Os inversores fotovoltaicos conectados à rede elétrica não regulam a tensão, apenas a corrente injetada na rede. A faixa operacional normal de tensão dos inversores é selecionada para proteção em caso de sub ou sobre tensão.

Os valores de tensão nominais especificados no módulo 8 do PRODIST (ANEEL, 2012) são os seguintes: (220/127), (380/220), (254/127), (440/220), (208/120), (230/115), (240/120), (220/110).

O módulo 8 do PRODIST especifica os valores máximos de Distorção Harmônica Total (*Total Harmonic Distortion* - THD) e de harmônicos de tensão na rede elétrica de distribuição. Esses valores podem ser utilizados como informação para projeto dos inversores. Para sistemas com tensão abaixo de 1 kV, a THD máxima de tensão especificada é 10%. A Tabela 2.1 apresenta a amplitude máxima das harmônicas da tensão, em porcentagem da tensão fundamental.

Tabela 2.1 – Limites de harmônicas da tensão da rede de distribuição para tensão menor do que 1 kV

Harmônicas ímpares				Harmônicas pares	
Não múltiplas de 3		Múltiplas de 3			
harmônica	Amplitude ¹	harmônica	Amplitude ¹	harmônica	Amplitude ¹
5	7,5	3	6,5	2	2,5
7	6,5	9	2	4	1,5
11	4,5	≥ 15	1	≥ 6	1
13	4				
17	2,5				
19 - 25	2				
> 25	1,5				

¹ Em % da fundamental.

2.1.1 Especificações para a corrente injetada na rede

A norma NBR 16149 caracteriza a corrente a ser injetada na rede elétrica. As especificações para inversores de até 3 kW são apresentadas na Tabela 2.2.

Tabela 2.2 – Especificações da corrente injetada na rede elétrica para inversores fotovoltaicos com potência de saída CA inferior a 3kW (valores máximos)

Medida	Amplitude máxima
Harmônicas ímpares	(3-9) 4,0 %
	(11-15) 2,0 %
	(17-21) 1,5 %
	(23-33) 0,6 %
	(>33) norma não aborda
Harmônicas pares	(2-8) 1,0%
	(10-32) 0,5 %
	(>34) norma não aborda
Nível DC	0,5 % da corrente nominal ¹
THD	5,0 %, em relação à componente fundamental da corrente nominal
Fator de potência	> 0,98 indutivo ou capacitivo ²

¹ Valor superior é admitido apenas num tempo máximo de 1 s. Inversores com transformador de baixa frequência não precisam atender a esse requisito.

² Para operação com potência superior a 20% da nominal.

Os inversores com potência entre 3 kW e 6 kW precisam ter fator de potência ajustável entre 0,95 indutivo e 0,95 capacitivo. Inversores com potência acima de 6 kW necessitam ter fator de potência ajustável de 0,90 indutivo a 0,90 capacitivo. O fator de potência ajustável desses inversores só deve ser ativado quando a tensão da rede for superior a um determinado valor, a fim de auxiliar na regulação da rede elétrica. A forma de ajuste do fator de potência é apresentada com detalhes na norma NBR 16149.

2.1.2 Especificação de desconexão automática

O inversor deve desconectar da rede em um tempo máximo especificado em casos de ilhamento não-intencional ou em casos de sobre/sub tensão ou frequência. O inversor deve desconectar-se independentemente do tipo de carga ou outros inversores conectados na rede.

2.1.2.1 Sobre/sub tensão e frequência

De acordo com a NBR 16149, a tensão e a frequência da rede elétrica devem ser medidas para a proteção do inversor. No caso de a tensão ou a frequência estarem fora dos

limites nominais, o inversor deve desconectar do lado CA em um tempo máximo dado pela Tabela 2.3.

Tabela 2.3 – Proteção contra sobre/sub tensão e frequência

Sobre / sub tensão		Sobre / sub frequência	
Tensão (% da nominal)	t_d ¹	f_1 (Hz)	t_d ¹
$v_g < 80$	0,4 s	$f_1 < 57,5$	0,2 s
$v_g \geq 110$	0,2 s	$60,5 < f_1 < 62$	Sem desconexão Redução da potência de saída
		$f_1 \geq 62$	0,2 s

¹ t_d : tempo máximo de desconexão.

No caso de frequência entre 60,5 Hz e 62 Hz, o inversor deve reduzir sua potência de acordo com a equação:

$$\Delta P_M = [f_{rede.max} - 60,5 \text{ Hz}] \cdot \text{Redução} \quad (2.1)$$

onde:

ΔP_M : taxa de redução de potência em relação à potência instantânea P_M , quando a frequência da rede ultrapassou 60,5 Hz.

Redução: taxa de redução da potência, especificada normalmente em -40%/Hz.

$f_{rede.max}$: frequência máxima atingida pela rede elétrica, entre 60,5 Hz e 62 Hz.

O inversor deve manter a máxima redução de potência até que a frequência se normalize para $60 \pm 0,05$ Hz por, no mínimo, 300s. A taxa de elevação de potência deve ser de, no máximo, 20% de P_M por minuto.

O sistema deve desconectar caso a frequência da rede torne-se menor do que 57,5 Hz ou maior do que 62 Hz. A reconexão é permitida apenas quando a frequência estiver entre 59,9 Hz e 61,1 Hz, com taxa de elevação de potência de, no máximo, 20% de P_M por minuto. Os tempos de reconexão da Seção 2.1.2.3 devem ser respeitados.

2.1.2.2 Proteção contra ilhamento

O ilhamento é a condição na qual uma seção da rede elétrica é desconectada da rede principal, e um inversor continua a suprir essa seção da rede com tensão e frequência nominal.

Essa condição pode acontecer caso a carga local demande a mesma potência ativa e reativa suprida pelo inversor. O principal problemas relativo a ilhamentos não-intencionais são os riscos de choque elétrico durante a manutenção da rede elétrica.

A NBR16149 especifica que o inversor deve desconectar em, no máximo, 2 segundos após o ilhamento. As normas de anti-ilhamento não especificam a técnica utilizada pelo inversor para detectar o ilhamento, mas sim os testes necessários para certificar o inversor. No Brasil, é válida a norma NBR IEC 62116, cujo teste consiste no uso de uma carga RLC conectada em paralelo com a rede e que consome a potência ativa produzida pelo inversor. A forma de interligação dos equipamentos para a realização dos testes é mostrada na Figura 2.1. Os seguintes parâmetros devem ser usados:

$$R = \frac{V_g^2}{P_o} \quad (2.2)$$

$$L = \frac{V_g^2}{2\pi f P_o Q_f}$$

$$C = \frac{P_o Q_f}{2\pi f_1 V_g^2}$$

$$Q_f = R \sqrt{\frac{C}{L}}$$

onde:

P_o é a potência utilizada para o teste.

V_g : valor eficaz da tensão da rede

f_1 : frequência da rede.

Q_f : fator de qualidade, que é a quantificação do potencial de ressonância da carga de ensaio do ilhamento, definido com valor unitário em 60 Hz.

O inversor é testado para três níveis distintos de potência de saída:

- A: potência de saída máxima e tensão de entrada CC entre 90% e o máximo da faixa de tensão nominal.
- B: potência de saída de 50% a 66% da máxima e tensão de entrada CC no centro da faixa de tensão nominal, com variação máxima de $\pm 10\%$.
- C: potência de saída de 25% a 33% da máxima e tensão de entrada CC entre o mínimo e 10% da faixa de tensão nominal.

Caso a mínima potência do inversor seja maior do que 33% da nominal, deve-se utilizar a potência mínima no teste C.




Figura 2.1 – Esquema de conexão dos equipamentos para validação da proteção contra ilhamento (NBR IEC 62116)

2.1.2.3 Reconexão

Em caso de desconexão da rede elétrica do sistema fotovoltaico devido a proteção contra ilhamento ou sobre/sub tensão ou frequência, o mesmo não deve reconectar por um período de 20 s a 5 min após a rede voltar a condições normais de operação. O tempo de atraso na reconexão depende das condições locais da rede. Adicionalmente, a NBR16149 especifica que o inversor deve ser capaz de suportar um religamento automático em oposição de fase, sem ocorrer danos no equipamento.

2.2 Segurança e proteção de inversores fotovoltaicos

A IEC 62109 é uma norma que aborda a segurança de equipamentos eletrônicos para uso em sistemas fotovoltaicos. Esta norma é dividida em duas partes: i) IEC 62109-1, que apresenta os requisitos gerais para qualquer conversor estático utilizado; ii) IEC 62109-2, que apresenta os requisitos específicos para inversores.

As normas IEC 62109-1 e IEC 62109-2 apresentam questões como:

- testes em condições de falhas simples;

- proteção contra choques elétricos;
- isolamento e separação de componentes;
- proteção contra corrente residual;
- proteção contra energia armazenada (capacitores);
- proteção contra tensão de retorno (backfeed voltage);
- proteção contra curtos-circuitos e sobre-corrente;
- proteções contra temperatura, umidade, poluição;
- proteção contra surtos de tensão.

Por serem muitos os requisitos de segurança em função do tipo de inversor, aqui são apresentados apenas os principais, associados a inversores fotovoltaicos sem transformador.

De acordo com a IEC 60364-7-712, um inversor não isolado conectado à rede elétrica não pode ter qualquer terminal de entrada no lado CC conectado à terra. Dessa forma, o contato com qualquer condutor do lado CC não fornece risco de choque elétrico quando o inversor estiver desconectado da rede elétrica CA.

Pela IEC 62109-1 e 62109-2, o inversor deve:

- ser tolerante a uma falha simples, ocorrida em qualquer ponto do inversor. Sempre que isso ocorrer, o inversor deve:
 - desconectar do lado CA e permanecer assim até a correção da falha;
 - indicar a falha.
- apresentar uma das duas funções para proteção contra corrente residual:
 - dispositivo de corrente residual (DR);
 - monitoramento de corrente residual (RCM).
- realizar alguns testes antes da conexão com a rede:
 - medir a resistência da entrada em relação à terra;
 - verificar se há falha nos dispositivos de desconexão com a rede elétrica (relés).

2.2.1 Teste em condição de falha simples

As normas IEC 62109-1 e IEC 62109-2 especificam os testes que devem ser realizados com os inversores fotovoltaicos para verificar se são tolerantes a qualquer falha simples, resultante de algum problema no inversor ou de uso indevido. Por falha simples

entende-se qualquer defeito em um meio de proteção do equipamento ou uma falha que possa gerar risco aos usuários.

A norma IEC 62109-1 apresenta vários testes a serem realizados com o equipamento, como testes contra choque elétrico, fogo, entre outros. Por outro lado, a norma IEC 62109-2 apresenta testes específicos para inversores fotovoltaicos.

2.2.2 Tolerância a falhas na monitoração de corrente residual

A monitoração da corrente residual (corrente de modo comum) medida entre os terminais CA é importante em inversores sem transformador para evitar que contatos acidentais resultem em choques elétricos no lado CC do sistema fotovoltaico. A unidade RCM ou DR deve ser tolerante a uma falha simples ou deve detectar a perda de operabilidade e indicar a falha no inversor.

2.2.3 Dispositivos de desconexão automática

Dispositivos eletromecânicos para desconexão automática do inversor devem ser empregados no lado CA, caso o inversor possua potência nominal maior do que 1 kW.

2.2.3.1 Requisitos

Os dispositivos para desconexão automática do inversor no lado CA devem:

- desconectar todos condutores portadores de corrente, aterrados ou não;
- desconectar da rede em caso de uma falha simples ocorrida no próprio dispositivo ou em qualquer ponto do inversor;
- ser projetados com tensão máxima especificada na norma, para suportar a tensão máxima e sobretensão temporária.

2.2.3.2 Método de implementação

Para satisfazer o critério de proteção contra falha simples, um modo de implementação para inversores sem transformador é utilizar dois relés em série em cada condutor fase e dois

relés em série no condutor neutro da saída do inversor, com controladores separados (A e B). No caso de uma falha simples envolvendo um circuito de controle ou um relé, há ainda outro capaz de desconectar, como apresentado na Figura 2.2.




Figura 2.2 – Método de implementação da desconexão automática da saída com proteção contra falha simples

De acordo com a IEC 62109-2, dois relés devem ser capazes de fornecer o isolamento necessário ao inversor. Dessa forma, caso haja falha em um controlador de relés, os outros dois relés ainda podem desconectar o inversor.

O inversor deve suportar uma tensão de impulso 4464 V para sistemas fotovoltaicos de 1000 V de pico. De acordo com a norma, o espaço de ar necessário para suportar essa tensão de impulso é de 3,58 mm. Assim, cada relé deve possuir espaço de ar de, no mínimo, 1,6 mm.

2.2.3.3 Teste dos dispositivos

A isolação dos dispositivos de desconexão automática deve ser verificada automaticamente antes de iniciar a operação do inversor. Assim, caso se detecte alguma falha, todos os relés operantes devem permanecer abertos, e o inversor deve indicar a falha. Na norma IEC 62109-2, há testes para verificar se o inversor cumpre essa especificação.

2.2.4 Detecção da resistência de isolamento do arranjo fotovoltaico

O inversor deve realizar um teste da resistência de isolamento do arranjo fotovoltaico para a terra antes de iniciar a sua operação. Esse teste é importante para verificar se o usuário

está em contato com algum condutor vivo do lado CC, o que resultaria em choques elétricos em caso de conexão à rede.

2.2.4.1 Detecção da resistência de isolamento

O inversor deve indicar a falha e não se conectar à rede quando a resistência para a terra no lado CC for inferior à resistência de falta. O valor da resistência de falta mínima estabelecido em norma é de $R_f = v_{dcmax} / 30\text{mA}$, onde v_{dcmax} é a tensão CC máxima do sistema fotovoltaico.

Caso a resistência de falta tornar-se superior ao valor especificado, o inversor pode se conectar à rede e parar a indicação de falha.

A norma IEC 62109-2 apresenta os testes para verificar se o inversor cumpre essa especificação.

2.2.5 Proteção contra corrente residual

Caso alguma pessoa tenha contato com partes vivas do lado CC durante o funcionamento do sistema fotovoltaico, deve haver algum meio de detectar a corrente de fuga para a terra. Uma vez detectada a corrente de fuga, o sistema deve ser automaticamente desligado para evitar choques elétricos. Além disso, esse meio deve proteger contra curto-circuito e perigos de incêndio.

Essa detecção pode ser feita de duas maneiras:

- utilizando-se um Dispositivo de Corrente Residual (DR) de 30mA;
- realizando a monitoração da corrente residual, de duas formas complementares:
 - monitoramento da corrente CC excessiva;
 - monitoramento de mudanças bruscas na corrente RMS.

2.2.5.1 Dispositivos de corrente residual (DR)

Um dispositivo de corrente residual (DR ou RCD – *Residual Current Device*) de 30 mA deve ser utilizado entre o inversor e a saída CA, como apresentado na Figura 2.3. Quando a topologia do inversor permitir que haja corrente contínua na saída CA, deve-se utilizar um

DR do tipo B, capaz de detectar correntes CC e correntes CA. Em outros casos, pode-se utilizar um DR do tipo A ou AC.

O DR pode estar integrado ao inversor ou ser provido pelo instalador, caso detalhes como classificação, tipo e localização sejam dados pelas instruções de instalação.

2.2.5.2 Monitoramento de corrente residual (RCM)

Outro método possível para proteção contra corrente residual é o monitoramento da corrente residual eficaz total (CA + CC) (RCM – *Residual Current Monitoring*).

A medição da corrente CC e CA deve ser realizada por um medidor RMS (*Root Mean Square*) com banda passante mínima de 2 kHz. A desconexão do lado CA é determinada pelas seguintes formas:

- corrente residual contínua: o inversor deve desconectar em 0,3 s e indicar uma falha se a corrente residual contínua exceder 300 mA, para inversores com potência inferior a 30 kVA;
- caso ocorram mudanças bruscas na corrente residual RMS, o inversor deve indicar a falha e desconectar-se da rede, de acordo com a Tabela 2.4.

Tabela 2.4 – Tempo máximo de desconexão para mudanças bruscas na corrente residual

Mudança na corrente residual RMS	Tempo máximo de desconexão da rede
30 mA	0,3 s
60 mA	0,15 s
150 mA	0,04 s

A norma IEC 62109-2 apresenta os testes necessários para verificar a adequação a essa especificação.

2.2.6 Proteção contra sobrecarga e curto-circuito

De acordo com a IEC 62109-1, os inversores fotovoltaicos devem apresentar proteção contra sobrecarga e curto-circuito em todos os circuitos de entrada (entrada CC). Esta proteção deve ser também empregada nos circuitos de saída CA quando esses não forem

fontes de corrente limitada. A definição de fonte de saída limitada é válida apenas para fontes de baixa potência (100-250 VA), como especificada na norma IEC62109-1.

Circuitos que não apresentem perigos no caso de curto-circuito e sobrecarga não necessitam desse tipo de proteção. Por esse motivo, a limitação da corrente de saída através de uma malha de controle pode ser suficiente para evitar os problemas de curto-circuito e sobrecarga.

2.2.6.1 Corrente de retorno para o arranjo de módulos fotovoltaicos

Testes devem ser realizados para determinar a máxima corrente que pode retornar do inversor para o arranjo fotovoltaico. Dentre os testes requeridos por norma, destacam-se:

- aplicação de curto-circuito em todo ou parte do arranjo fotovoltaico;
- emulação proposital de falhas em qualquer parte do inversor que gere passagem de corrente para o arranjo fotovoltaico.

O valor máximo da corrente de retorno em regime permanente deve ser indicado nas instruções de instalação do inversor. Se o arranjo fotovoltaico, condutores e outros dispositivos suportam a corrente de retorno máxima, não é necessária proteção. Caso contrário, pode ser necessário sobredimensionar os condutores do lado CC ou adicionar dispositivos de proteção.

2.2.7 Indicação de falhas

A indicação de falhas deve ser realizada de duas maneiras:

- indicação local: visível ou audível, integrada ao inversor, para ser percebida por usuários próximos;
- indicação remota: elétrica ou eletrônica que possa ser acessada remotamente. O objetivo é que a mensagem seja recebida pela pessoa responsável pelo sistema, mesmo que essa não esteja próxima do sistema fotovoltaico.

O manual de instalação do inversor deve incluir informações de como realizar as conexões e instalar a comunicação para indicação remota de falhas.

2.2.8 Esquema geral de um inversor fotovoltaico sem transformador

A partir das normas de segurança de inversores, elaborou-se um diagrama com os dispositivos de proteção de inversores fotovoltaicos sem transformador conectados à rede elétrica, mostrado na Figura 2.3.




Figura 2.3 – Esquema geral de um inversor fotovoltaico sem transformador conectado à rede

2.3 Compatibilidade eletromagnética

As normas brasileiras não incluem restrições associadas à emissão ou susceptibilidade de inversores fotovoltaicos quanto ao ruído eletromagnético. Entretanto, é importante que os inversores fotovoltaicos apresentem requisitos adequados de compatibilidade eletromagnética. Um inversor fotovoltaico sem filtro de interferência eletromagnética (EMI) pode se tornar um grande emissor de ruído, causando problemas de funcionamento em outros equipamentos eletrônicos instalados próximo ao sistema fotovoltaico. Por isso, é necessário que o inversor tenha filtro de EMI em sua entrada e saída.

Por ausência de uma norma brasileira referente a esse tema, outras normas podem ser aplicadas. A norma americana (FCC Part 15 B) divide emissores de EMI em Classe A (uso industrial) e Classe B (uso residencial). Os limites da classe B são mais restritivos, para evitar interferência com equipamentos eletrônicos domésticos. Sistemas fotovoltaicos de até 10 kW fazem parte da Classe B, pois são normalmente para uso residencial.

Os limites de EMI conduzido para esse tipo de equipamento são dados pela Tabela 2.5. Já os limites de EMI irradiado, medidos a uma distância de 3 m do equipamento, são dados pela Tabela 2.6.

Tabela 2.5 – Limites de EMI conduzido – FCC part 15b

Frequência de emissão (MHz)	Limites conduzidos (dB μ V) (50 μ H/50 Ω)	
	Quase pico	Médio
0.15–0.5	66 to 56 ¹	56 to 46 ¹
0.5–5	56	46
5–30	60	50

¹Decrescimento com o logaritmo da frequência.

Tabela 2.6 – Limites de EMI irradiado – FCC part 15b

Frequência de emissão (MHz)	Intensidade de campo (μ V/m)
30–88	100
88–216	150
216–960	200
> 960	500

3 METODOLOGIA DE PROJETO DE INVERSORES FOTOVOLTAICOS

Na revisão da literatura, relatou-se a metodologia de projeto de inversor para minimização do custo nivelado da eletricidade (*Levelized Cost of Electricity* - LCOE). A metodologia de projeto proposta neste trabalho obtém a minimização do custo da energia através da redução do custo inicial por Watt do sistema fotovoltaico, assumindo-se que todas as soluções de inversores apresentam a mesma confiabilidade e vida útil.

Os principais motivos para essa decisão foram:

- O custo inicial é atualmente o maior custo de um sistema fotovoltaico. Por isso, é o maior contribuinte no custo da energia gerada. Isso também pode ser válido para outros sistemas renováveis: geração eólica e hidroelétrica. Para geradores a diesel, cujo custo do combustível é muito significativo em relação ao investimento inicial, essa hipótese pode não ser mais válida.
- Mesmo que seja realizado financiamento do sistema fotovoltaico, a redução do custo inicial acarreta redução das parcelas do financiamento.
- Variáveis como a taxa de desconto, impostos e incentivos dependem principalmente do investidor e das leis do país de instalação. Por esse motivo, essas variáveis serão desconsideradas.
- O tempo de duração do sistema fotovoltaico pode ser modificado em relação ao previsto, alterando o LCOE.
- A análise do custo nivelado da energia (LCOE) é uma metodologia importante para investidores em sistemas fotovoltaicos. Para o fabricante do inversor, são mais relevantes os custos do inversor e seus benefícios para o cliente.
- As eficiências ponderadas, como a europeia, californiana e brasileira, representam a média de irradiação de seus locais. Assim, podem ser utilizadas para que a metodologia dependa do local do mercado dos inversores.
- As eficiências ponderadas não representam perfeitamente todos os locais a que dizem respeito. A eficiência ponderada brasileira, por exemplo, é a mesma para o nordeste e para o sul, que apresentam diferentes irradiações. Contudo, a realização de projetos otimizados para cada região pode aumentar muito os custos de engenharia do inversor.

Assim, as eficiências ponderadas servem apenas como orientação para que haja diferenças de projeto do inversor entre Europa e Brasil, por exemplo.

- A utilização do custo inicial do sistema fotovoltaico como variável de projeto simplifica a metodologia e facilita sua utilização na indústria de inversores fotovoltaicos.

A metodologia de minimização do custo inicial do sistema fotovoltaico foi dividida aqui em duas partes: completa e simplificada. A metodologia completa necessita do custo real do sistema fotovoltaico e do inversor. Sua vantagem é comparar diversas soluções ao mesmo tempo, o que permite otimizar o custo por Watt do inversor em relação ao sistema fotovoltaico. A metodologia simplificada utiliza um custo por Watt de referência, o que torna mais simples o projeto e a comparação de diferentes soluções. Contudo, compara apenas duas soluções por vez.

3.1 Metodologia completa

A metodologia completa é descrita a partir do mesmo exemplo apresentado na revisão da literatura (Seção 1.1.4), que utiliza a minimização do LCOE. Considerando-se o sistema fotovoltaico da Tabela 1.1, deseja-se comparar os inversores A, B e C da Tabela 1.2. A metodologia consiste em somar o custo de cada inversor com o do restante do sistema fotovoltaico e obter a potência de saída através da eficiência ponderada do inversor, em função do local do sistema fotovoltaico (eficiência europeia, californiana, brasileira, etc...). Realizando-se a divisão do custo pela potência de saída ponderada, consegue-se analisar qual das soluções de inversor apresenta o menor custo inicial por Watt.

A Tabela 3.1 apresenta os resultados obtidos através da aplicação dessa metodologia. Observa-se que o inversor A, que é o mais barato, apresenta o maior custo por Watt do sistema completo, enquanto os inversores B e C apresentam praticamente o mesmo custo por Watt do sistema completo. Sendo insignificante essa diferença de Custo por Watt entre os dois inversores, observa-se que a classificação obtida para eles é a mesma da metodologia de minimização do LCOE, apresentada na Seção 1.1.4.

Tabela 3.1 – Exemplo de uso da metodologia completa para comparação de inversores

Parâmetro	Inversor empregado		
	A	B	C
Custo do inversor	\$ 1000,00	\$ 1232,00	\$ 1100,00
Custo total do sistema fotovoltaico	\$ 6000,00	\$ 6232,00	\$ 6100,00
Potência de entrada	3000 W	3000 W	3000 W
Eficiência ponderada do inversor	90%	97%	95%
Potência ponderada de saída	2700 W	2910 W	2850 W
Custo por Watt do sistema completo	2,222 \$/W	2,141 \$/W	2,140 \$/W

A metodologia completa pode ser também empregada para o projeto de componentes internos do inversor. Entretanto, é necessário conhecer a relação custo/preço do produto e a estratégia de formação de preço, ou seja, como modificações no custo devem alterar o preço do inversor. Entre as estratégias de formação de preço, podem-se citar:

- Utilizar custo por Watt fixo para sistema completo e projetar os circuitos para maximizar a margem de contribuição do produto, que é a diferença entre preço de venda e custo do inversor. Com a maximização da margem de contribuição, o inversor torna-se economicamente mais atrativo para o fabricante. Nessa estratégia de projeto, a eficiência e o preço do inversor são variáveis, mas o custo/Watt do sistema é constante.
- Utilizar uma margem de contribuição fixa e procurar minimizar o custo/Watt do sistema completo. Assim, o inversor torna-se mais atrativo ao investidor.
- Mesclar ambas estratégias anteriores, aumentando a margem de contribuição e reduzindo o custo/Watt do sistema completo. Assim, o inversor torna-se economicamente mais atrativo tanto para o fabricante quanto para o investidor.

Neste trabalho, utiliza-se a redução do custo inicial do sistema fotovoltaico através da metodologia simplificada, descrita na próxima seção. Contudo, destaca-se que a utilização da metodologia completa ou de uma análise do custo da eletricidade (LCOE) pode levar a um projeto mais adequado. A utilização de uma metodologia simplificada visa facilitar a execução do projeto.

3.2 Metodologia simplificada

Após a definição de um custo por Watt de referência (Seção 3.3), a metodologia simplificada não necessita do conhecimento do custo total do sistema e da estratégia de formação de preço para o projeto de componentes internos do inversor. A metodologia simplificada é baseada na comparação das perdas e custos de duas diferentes soluções de circuitos, mas pode também ser estendida para analisar diferentes soluções, através de sucessivas comparações entre duas soluções.

A metodologia simplificada é baseada no algoritmo da Figura 3.1. Nesse algoritmo, custos₁ e perdas₁ são relacionadas a uma Solução 1 e custos₂ e perdas₂ são relacionadas a uma Solução 2. As perdas devem ser calculadas a partir das eficiências ponderadas, como é demonstrado na Seção 3.4. Observa-se na Figura 3.1 que, quando uma solução apresenta menores custos e menores perdas do que a outra, sempre se escolhe a solução de menor custo. Por outro lado, caso uma solução apresente maior custo, mas menores perdas do que a outra, é necessário comparar as soluções calculando o custo da potência adicional, dado por:

$$CW_{21} = \frac{\text{custos}_2 - \text{custos}_1}{\text{perdas}_1 - \text{perdas}_2} \quad (3.1)$$

Caso CW_{21} em (3.1) for menor do que um custo de referência CW_{ref} , a solução de menores perdas é a melhor escolha. Caso contrário, a solução de menor custo é a mais viável. Se CW_{21} for próxima a CW_{ref} , então as duas soluções apresentam custo/benefício semelhantes. Assim, a melhor escolha pode ser uma solução já existente ou a mais simples.

Se CW_{ref} é escolhido como 2 \$/W, por exemplo, uma nova solução é vantajosa em relação à existente caso se pagar menos de 2 \$ para cada Watt de potência adicional ganha pela redução de perdas.




Figura 3.1 – Algoritmo de comparação entre duas soluções

3.2.1 Hipóteses

As hipóteses para aplicação da metodologia simplificada são:

- Cada solução obtida deve atender às especificações mínimas de projeto, como temperatura máxima, tensão de pico, corrente de pico e confiabilidade.
- O valor escolhido para o custo de referência CW_{ref} ($\$/W$) deve resultar em um menor custo por Watt do sistema fotovoltaico completo, ou deve ser em função de quanto o cliente deseja pagar por aumentos na eficiência do inversor. Assume-se que o custo de referência não varia durante a aplicação da metodologia.
- As perdas de cada solução são calculadas considerando o perfil de irradiação do local de instalação. Para isso, são utilizadas eficiências ponderadas como a europeia, a californiana e a brasileira.
- As perdas são definidas pela diferença da potência máxima disponível do arranjo fotovoltaico¹ e a potência de saída do inversor.
- Os custos de cada solução de circuito devem considerar todos os custos variáveis do sistema fotovoltaico.

¹ A potência máxima disponível é definida como a máxima potência que pode ser obtida do arranjo fotovoltaico em dada situação de temperatura, irradiância e espectro luminoso.

3.2.2 Etapas de execução

A metodologia de projeto do inversor fotovoltaico pode ser organizada em nove etapas, descritas a seguir:

- Etapa 1) Definir especificações, restrições e definições iniciais de projeto.
- Etapa 2) Definir o valor de referência CW_{ref} em $\$/W$, para orientar o projeto, cuja escolha é explicada na Seção 3.3.
- Etapa 3) Determinar os elementos a serem projetados através da metodologia.
- Etapa 4) Separar os elementos de projeto em grupos de projeto que apresentam perdas e custos independentes de outras partes. Cada uma dessas partes é denominada “grupo independente”.

As etapas 5 a 10 devem ser executadas para cada um dos grupos independentes:

- Etapa 5) Propor uma metodologia para projetar o grupo, ou seja, determinar equações, métodos numéricos ou experimentais para avaliar as perdas e custos do grupo.
- Etapa 6) Obter diferentes soluções do grupo independente que atendam às especificações e restrições de projeto, considerando as restrições de disponibilidade dos componentes eletrônicos.
- Etapa 7) Calcular o custo financeiro total de cada solução.
- Etapa 8) Calcular as perdas ponderadas para cada solução do grupo independente, como mostrado na Seção 3.4.
- Etapa 9) Comparar as soluções duas a duas, através do algoritmo apresentado na Figura 3.1.
- Etapa 10) Ordenar as soluções de melhor custo/benefício de acordo com os resultados das comparações obtidos na Etapa 8.

Um exemplo que descreve detalhadamente a metodologia de projeto é apresentado no Capítulo 4.

3.3 Determinação do custo de referência

O custo de referência é o valor que define a troca de uma solução de maiores perdas e menor custo por outra de menores perdas, mas maior custo. A obtenção do custo de referência CW_{ref} depende de várias questões, como preços do inversor e do sistema fotovoltaico, margem de contribuição do inversor e tipo de cliente. Para clientes investidores em energia

fotovoltaica, o inversor de maior custo/benefício é o que resultar no menor custo da energia gerada (LCOE). Nesse caso, o custo de referência para o preço final do inversor é aproximadamente o preço final de um sistema fotovoltaico.

Entretanto, o custo de referência CW_{ref} para o projeto de componentes internos pode ser diferente do custo de referência do preço final do inversor, em função da estratégia de formação de preço. A formação do preço é dada pelos custos somados à margem de contribuição, de acordo com a equação:

$$\text{Preço} = \text{Custos} + \text{MC} = \frac{\text{Custos}}{1 - \text{Imc}} \quad (3.2)$$

onde:

Custos são todos os custos e despesas variáveis para fabricação do equipamento, incluindo componentes eletrônicos, materiais, custos de fabricação variáveis e impostos.

MC é a Margem de Contribuição, que é necessária para cobrir os custos fixos da fabricante e para obter lucro.

Imc é o Índice de Margem de Contribuição, que é a divisão entre margem de contribuição e preço.

Neste trabalho, o custo de referência será obtido para duas estratégias de formação de preço: Margem de Contribuição Constante e Índice de margem de contribuição constante.

A hipótese adotada é que o custo/Watt de referência para o preço final do inversor é dado por $CW_{ref,pf}$. Esse valor deve ser o custo/Watt do sistema fotovoltaico completo, para que a metodologia de projeto se aproxime à metodologia LCOE.

3.3.1 Custo de referência para margem de contribuição constante

Caso o fabricante deseje obter margem de contribuição constante, o CW_{ref} para os custos do inversor é igual ao $CW_{ref,pf}$ para o preço final do inversor, como demonstrado a seguir.

Considerando duas soluções, 1 e 2, para um circuito do inversor, com margem de contribuição constante, o preço dessas soluções é dado por:

$$\text{Preço}_1 = \text{Custos}_1 + \text{MC} \quad (3.3)$$

$$\text{Preço}_2 = \text{Custos}_2 + \text{MC} \quad (3.4)$$

Caso a diferença de preço, dividido pela diferença de perdas dessas soluções, seja igual a $CW_{ref.pf}$, então, obtém-se:

$$\frac{\text{Preço}_1 - \text{Preço}_2}{\text{Perdas}_2 - \text{Perdas}_1} = \frac{\text{Custos}_1 + \text{MC} - \text{Custos}_2 - \text{MC}}{\text{Perdas}_2 - \text{Perdas}_1} = CW_{ref.pf} \quad (3.5)$$

Assim, obtém-se que $CW_{ref} = CW_{ref.pf}$:

$$CW_{ref.pf} = \frac{\text{Custos}_1 - \text{Custos}_2}{\text{Perdas}_2 - \text{Perdas}_1} = CW_{ref} \quad (3.6)$$

Conclui-se que, quando a margem de contribuição adotada é fixa, o custo/Watt para projeto de componentes internos do inversor (CW_{ref} do custo) é igual ao custo/Watt para comparação do preço de inversores ($CW_{ref.pf}$).

3.3.2 Custo de referência para índice de margem de contribuição constante

Caso o fabricante deseje obter índice de margem de contribuição constante, o CW_{ref} para os custos do inversor é sempre inferior ao $CW_{ref.pf}$ para o preço final do inversor, como demonstrado a seguir.

Com índice de margem de contribuição constante, a margem de contribuição aumenta na medida em que aumentar o custo do inversor. Assim, soluções de maior custo apresentam maior vantagem econômica a fabricantes de sistemas fotovoltaicos.

Considerando duas soluções, 1 e 2, para um circuito do inversor, com índice de margem de contribuição constante, o preço dessas soluções é dado por:

$$\text{Preço}_1 = \frac{\text{Custos}_1}{1 - \text{Imc}} \quad (3.7)$$

$$\text{Preço}_2 = \frac{\text{Custos}_2}{1 - \text{Imc}} \quad (3.8)$$

Caso a diferença de preço, dividido pela diferença de perdas dessas soluções, seja igual a $CW_{ref.pf}$, então, obtém-se:

$$\begin{aligned} CW_{ref.pf} &= \frac{\text{Preço}_1 - \text{Preço}_2}{\text{Perdas}_2 - \text{Perdas}_1} = \frac{\frac{\text{Custos}_1}{1 - \text{Imc}} - \frac{\text{Custos}_2}{1 - \text{Imc}}}{\text{Perdas}_2 - \text{Perdas}_1} \\ &= \frac{1}{1 - \text{Imc}} CW_{ref} \end{aligned} \quad (3.9)$$

Assim, obtém-se:

$$CW_{ref} = (1 - Imc)CW_{ref.pf} \quad (3.10)$$

3.3.3 Exemplo de obtenção do custo de referência

Como exemplo, considera-se um custo de referência para comparação do preço final do inversor de $CW_{ref.pf} = 1,66$ \$/W, e o índice de margem de contribuição do fabricante é constante em 40%.

Para a estratégia de índice de margem de contribuição constante, obtém-se $CW_{ref} = CW_{ref.pf} (1 - Imc) = 1,66$ \$/W(1 - 0,4) = 1 \$/W. Dessa forma, esse é o custo de referência adotado para projeto dos componentes internos do inversor.

Outras estratégias de formação de preço resultam em diferentes CW_{ref} . Após a definição de CW_{ref} , é possível realizar o projeto dos circuitos internos do inversor sem considerar outros custos do sistema fotovoltaico e a estratégia de formação do preço, o que facilita a aplicação da metodologia simplificada.

3.4 Obtenção das perdas ponderadas

As eficiências ponderadas são definidas como a eficiência média durante a operação do inversor. Desconsiderando efeitos de temperatura, espectro e sub-dimensionamento do inversor, a potência de saída de um sistema fotovoltaico é aproximadamente proporcional à irradiância solar. Assim, pode-se estimar a energia diária gerada por um sistema fotovoltaico a partir da seguinte equação:

$$E_{dia} = P_{in.nom} \eta_{pond} h_{sp} \quad (3.11)$$

onde:

E_{dia} : energia gerada durante o dia, em Wh.

$P_{in.nom}$: potência nominal de entrada do inversor, para irradiância de 1000 W/m².

η_{pond} : eficiência ponderada do inversor, considerando o local de instalação.

h_{sp} : horas de Sol pleno, que corresponde ao número de horas com irradiância de 1000 W/m², caso a irradiação solar do dia fosse toda concentrada nessas horas.

A partir disso, pode-se definir a potência de saída ponderada como a potência a ser utilizada para cálculo energético a partir do número de horas de Sol pleno:

$$P_{o.pond} = \eta_{pond} P_{in.nom} \quad (3.12)$$

O custo de um sistema fotovoltaico em \$/W é referido à potência nominal na saída do inversor. Por isso, a potência de saída ponderada deve ser utilizada para a metodologia de redução de custo inicial do sistema fotovoltaico, já que é próxima da nominal.

As perdas ponderadas são definidas aqui como a subtração da potência nominal pela potência de saída ponderada, o que resulta na seguinte equação:

$$P_{l.pond} = (1 - \eta_{pond}) P_{in.nom} \quad (3.13)$$

A dedução da obtenção das perdas ponderadas é apresentada no Anexo A. As perdas ponderadas para a Europa, Califórnia e Brasil são, respectivamente:

$$P_{l.euro} = 0,03 \frac{P_{l.5\%}}{0,05} + 0,06 \frac{P_{l.10\%}}{0,1} + 0,13 \frac{P_{l.20\%}}{0,2} + 0,1 \frac{P_{l.30\%}}{0,3} + 0,48 \frac{P_{l.50\%}}{0,5} + 0,2 P_{l.100\%} \quad (3.14)$$

$$P_{l.ccc} = 0,04 \frac{P_{l.10\%}}{0,1} + 0,05 \frac{P_{l.20\%}}{0,2} + 0,12 \frac{P_{l.30\%}}{0,3} + 0,21 \frac{P_{l.50\%}}{0,5} + 0,53 \frac{P_{l.75\%}}{0,75} + 0,05 P_{l.100\%} \quad (3.15)$$

$$P_{l.br} = 0,02 \frac{P_{l.10\%}}{0,1} + 0,02 \frac{P_{l.20\%}}{0,2} + 0,04 \frac{P_{l.30\%}}{0,3} + 0,12 \frac{P_{l.50\%}}{0,5} + 0,32 \frac{P_{l.75\%}}{0,75} + 0,48 P_{l.100\%} \quad (3.16)$$

onde $P_{l.i\%}$ são as perdas absolutas do componente ou circuito analisado, em Watts, para operação em $i\%$ da potência do inversor.

Assim, as perdas ponderadas de um componente podem ser calculadas através dos seguintes passos:

- Escolher a ponderação com a qual se deseja calcular as perdas, em função do local ou mercado onde se pretende instalar o sistema fotovoltaico.
- Obter as perdas do componente para os pontos de operação indicados na eficiência ponderada correspondente. No caso da ponderação brasileira, devem-se obter as perdas do componente para seis pontos de operação: 10%, 20%, 30%, 50%, 75% e 100% da potência nominal.
- Calcular as perdas ponderadas através de (3.14), (3.15) ou (3.16) em função da região de aplicação.

3.4.1 Cálculo simplificado das perdas ponderadas

Componentes eletrônicos que apresentam perdas representáveis por função matemática conhecida podem ser avaliados apenas na potência nominal. As perdas ponderadas podem ser encontradas através de (3.14), (3.15) e (3.16) e da função das perdas do componente em relação às perdas na potência nominal. Uma função típica de perdas de componentes em função das perdas na potência nominal é dada por:

$$P_{L,i\%} = (P_{L,100\%})^{n_p \left(\frac{i}{100}\right)} \quad (3.17)$$

onde n_p é a ordem da potência das perdas.

Para $n_p = 0$, os componentes apresentam perdas fixas para qualquer potência de saída. Como exemplo, podem ser bobinas de relés, microprocessadores, circuitos de instrumentação, etc.

Para $n_p = 1$, os componentes apresentam perdas proporcionais à potência de saída. Como exemplo, podem ser diodos com queda de tensão fixa e corrente proporcional à potência de saída.

Para $n_p = 2$, os componentes apresentam perdas proporcionais ao quadrado da potência de saída. Como exemplo, podem ser componentes resistivos com corrente proporcional à potência de saída, como a resistência série equivalente da indutância de filtro.

Substituindo (3.17) em (3.14), (3.15) e (3.16), obtêm-se as perdas ponderadas dos componentes em função de suas perdas na potência nominal do inversor, para $n_p = 0, 1$ ou 2 , como apresentado na Tabela 3.2. As deduções dos coeficientes são apresentadas no Anexo A.

Tabela 3.2 – Perdas ponderadas de componentes com perdas previsíveis

Ponderação	Perdas ponderadas		
	$n_p = 0$	$n_p = 1$	$n_p = 2$
Européia	2,69 $P_{L,100\%}$	$P_{L,100\%}$	0,50 $P_{L,100\%}$
Californiana	1,98 $P_{L,100\%}$	$P_{L,100\%}$	0,60 $P_{L,100\%}$
Brasileira	1,48 $P_{L,100\%}$	$P_{L,100\%}$	0,80 $P_{L,100\%}$

Observa-se que as perdas ponderadas são maiores do que as perdas nominais em componentes de perdas fixas ($n_p = 0$). Isso é devido à maior significância das perdas para potências reduzidas do inversor. Para componentes com perdas proporcionais ao quadrado da

potência de saída, as perdas ponderadas são inferiores às perdas na potência nominal, pois essas são pouco significativas quando o inversor opera com potências reduzidas.

Destaca-se que o cálculo simplificado das perdas ponderadas também pode ser estendido a outros tipos de componentes, desde que se conheça a relação entre potência de saída e perdas. O cálculo simplificado das perdas ponderadas permite uma simplificação na aplicação da metodologia de projeto, pois é necessário se obter as perdas apenas na potência nominal.

4 PROJETO DE UM INVERSOR FOTOVOLTAICO MONOFÁSICO SEM TRANSFORMADOR

Este capítulo apresenta um exemplo de projeto completo de um inversor fotovoltaico empregando a metodologia de projeto proposta no Capítulo 3. Inicialmente, as especificações, restrições e definições iniciais de projeto são apresentadas. Depois disso, o inversor é dividido em grupos com custos e perdas independentes. Cada grupo é projetado com diferentes maneiras de obtenção das perdas ponderadas. A solução de melhor custo/benefício de cada grupo de projeto é escolhida de acordo com a metodologia proposta. Por fim, são estimadas as perdas e os custos totais do inversor projetado. A validação experimental da estimativa das perdas do inversor projetado é apresentada no capítulo 5.

No exemplo de projeto apresentado, a unidade monetária empregada para o cálculo dos custos dos grupos de projeto é o dólar (US\$). Esta moeda foi utilizada por ser de uso mundial e dispor de uma ampla oferta de cotação de preços de componentes eletrônicos empregados para fabricação do inversor. Contudo, cabe destacar que esta metodologia independe da unidade monetária. A unidade monetária pode ser Real (R\$) ou Euro (€), por exemplo, caso o custo dos componentes esteja disponível nessas moedas.

4.1 Etapa 1 – Especificações, restrições e definições iniciais de projeto

A etapa 1 da metodologia de projeto consiste em determinar as especificações, restrições e definições iniciais para o projeto do inversor. As especificações devem ser baseadas em normas e na aplicação do produto. Definiu-se, como exemplo, um inversor fotovoltaico sem transformador de 3 kW, para o Brasil. A Tabela 4.1 apresenta as especificações gerais definidas neste projeto.

Tabela 4.1 – Especificações, restrições e definições para o inversor fotovoltaico

Descrição	Especificação
Potência de saída nominal (máxima)	$P_{o,nom} = 3000 \text{ W}$
Faixa de tensão de seguimento de máxima potência de entrada (CC) ¹	$v_{dc} = 320 \text{ V a } 500 \text{ V}$

¹ Entende-se por entrada o lado do inversor conectado aos módulos fotovoltaicos.

Tensão nominal de entrada (CC)	$v_{dc} = 400 \text{ V}$
Tensão máxima de entrada (CC) em circuito aberto	$v_{dcmax} = 750 \text{ V}$
Tensão máxima de entrada (CC) em surtos de tensão	$v_{dcmax.s} = 850 \text{ V}$
Frequência da rede elétrica	$f_1 = 60 \text{ Hz}$
Tensão eficaz nominal da rede elétrica	$v_g = 220 \text{ V}$
Fator de potência de saída	$FP > 0,98$ para $P_o > 600 \text{ W}$
THD máxima da corrente na potência nominal	5%
Amplitude máxima das harmônicas da corrente	em consonância com a norma NBR 16.149
Ondulação de corrente máxima do indutor principal para tensão máxima da faixa de MPPT (500 V)	8 A (40% da corrente de pico)
Faixa de frequência de comutação aceitável	f_s entre 16 kHz e 32 kHz
Topologia do inversor	Inversor Buck
Tipo de filtro de saída	LCL
Vida útil mínima do capacitor eletrolítico para temperatura ambiente de 55 °C	27.000 horas
Tipo de capacitores eletrolíticos para barramento CC	<i>Snap-In</i> (soldados na placa)
Temperatura máxima na junção dos semicondutores	$T_j = 125 \text{ °C}$
Sistema de dissipação de calor	Natural (sem ventilação) Dissipadores inacessíveis ao usuário por contato casual
Comprimento máximo dos dissipadores	30 cm
Temperatura ambiente máxima com operação em potência nominal	40 °C
Temperatura ambiente máxima com operação com redução de potência	50 °C (IEC 62109-1), com potência 75% da nominal
Temperatura máxima dos dissipadores	90 °C (IEC 62109-1)
Mercado alvo	Brasil

O mercado alvo do inversor deste projeto é o Brasil. Portanto, as normas brasileiras como a NBR 16149 devem ser aplicadas. Além disso, as perdas ponderadas são calculadas pela ponderação brasileira. Alguns comentários relevantes acerca das especificações de projeto:

- a potência máxima de saída é 3 kW, assim o fator de potência de saída deve ser superior a 0,98 para potências de saída acima de 600 W, de acordo com a NBR 16149;

- a faixa de tensão de seguimento de máxima potência é de 320 V a 500 V, onde a nominal definida para realizar o projeto é de 400 V. A tensão de máxima potência de módulos fotovoltaicos é, em geral, em torno de 80% da tensão de circuito aberto. Considerando uma margem tolerância de 20% para operação sob baixas temperaturas, a tensão mínima suportável pelo barramento CC deveria ser de 750 V. Entretanto, optou-se pelo uso da tensão de 850 V para obter-se uma maior margem de segurança em função de surtos de tensão.
- optou-se pela utilização de um filtro LCL na saída, pois verificou-se, através de simulações, que a indutância poderia ser cerca de 60% inferior a apenas um filtro L;
- optou-se pela utilização de amortecimento passivo no filtro LCL, a fim de reduzir a necessidade de sensores para amortecimento ativo. O método empregado (AHMED, FINNEY e WILLIAMS, 2007) é composto de dois capacitores, sendo que um deles apresenta um resistor em série para amortecimento. Os custos do resistor de amortecimento R_{f1} foram desprezados no projeto;
- não foi especificada a frequência de comutação, e sim uma faixa de frequências onde a mesma deve estar contida, que é de 16 kHz a 32 kHz. A frequência de 16 kHz é escolhida por ser comumente utilizada em inversores fotovoltaicos devido ao reduzido ruído audível. Por isso, a frequência de comutação é uma das variáveis para aplicação da metodologia de projeto;
- a vida útil mínima do capacitor foi especificada considerando que o inversor opere em potência nominal durante 5 horas diárias de Sol pleno, por 15 anos, com temperatura interna de 55°C. Nesse caso, a vida útil seria de 5 horas/dia \times 365 dias/ano \times 15 anos = 27375 horas.

A topologia do Inversor Buck com filtro LCL é apresentada na Figura 4.1. Nota-se que há também um filtro de EMI na entrada e saída do inversor.




Figura 4.1 – Topologia Inversor Buck com filtro LCL

Para a estimativa de perdas da capacitância do barramento, serão consideradas como nominais as tensões e correntes de módulos fotovoltaicos presentes no laboratório do Grupo de Eletrônica de Potência e Controle (GEPOC) da UFSM. Serão utilizados 14 módulos TPB156x156-60-P de 235 W. Esses módulos em série apresentam as características da Tabela 4.2, dadas na temperatura de 25°C e irradiância de 1000 W/m² (STC - *Standard Test Conditions*).

Tabela 4.2 – Parâmetros em STC do arranjo de módulos fotovoltaico instalado no GEPOC

Parâmetro	Valor
Tensão de circuito aberto	$v_{oc} = 513,8 \text{ V}$
Tensão de máxima potência	$v_{mpp} = 408,8 \text{ V}$
Corrente de curto circuito	$i_{sc} = 8,47 \text{ A}$
Corrente de máxima potência	$i_{mpp} = 8,05 \text{ A}$
Máxima Potência	$P_{mpp} = 3290 \text{ W}$

4.1.1 Componentes disponíveis e custos

Os componentes disponíveis para utilização e seus custos são também parte das definições iniciais de projeto, pois a metodologia de projeto é baseada na comparação de diferentes soluções de circuitos com esses componentes. Os componentes foram divididos em: capacitores, núcleos magnéticos, condutores e semicondutores.

Os capacitores eletrolíticos escolhidos apresentam tensão máxima de 400 V, o que permite, segundo os fabricantes, surtos de até 10% da tensão nominal. Caso os capacitores sejam conectados em série, então a tensão de surto máxima resultante é de 880 V, o que garante a especificação de 850 V. O capacitor B43501A9477M, da fabricante Epcos, embora não-disponível para ensaios experimentais, foi empregado no projeto para comparação com B43305A9108M. A Tabela 4.3 apresenta as características dos capacitores eletrolíticos.

Tabela 4.3 – Capacitores eletrolíticos escolhidos para o projeto

Componente	Capacitância (μF)	ESR típico @ 100 Hz ($\text{m}\Omega$)	Vida útil @ 85°C	Corrente nominal (A_{rms}) $I_{\text{AC,R,85°C}}$ @ 85°C	Custo (U\$) ²
B43501A9477M ¹	470	140	10000 h	2,6	7,42
B43305A9108M	1000	140	2000 h	3,38	10,36

¹ Capacitor não disponível para ensaios experimentais

² Para 1000 unidades no distribuidor Digikey (novembro de 2013)

Para o capacitor C_f , há capacitores de poliéster ou polipropileno disponíveis no laboratório, mas cujas informações não estão disponíveis. Assim, as perdas desse capacitor serão desprezadas no projeto. Contudo, é importante estimar os custos para realizar o projeto do filtro LCL. Para isso, escolheu-se componentes comerciais de tensão 275 V (CA), apresentados na Tabela 4.4.

Tabela 4.4 – Capacitores de poliéster ou polipropileno comerciais

Componente	Fabricante	Capacitância (μF)	Custo (U\$) ¹
ECQ-U2A105ML	Panasonic	1	0,37
ECQ-U2A225ML	Panasonic	2,2	0,70
R46KR447050M2K	Kemet	4,7	1,27

¹ Para 1000 unidades no distribuidor Digikey (novembro de 2013)

Para a fabricação dos indutores, optou-se pela utilização de núcleos toroidais. Para os indutores L_1 e L_2 , serão utilizados núcleos do material *Sendust* (NICOL)², com permeabilidade relativa de 26, 60 ou 125. Para os indutores de modo comum internos aos filtros de EMI, poderão ser utilizados núcleos de ferrite com permeabilidade relativa 10.000. A Tabela 4.5 apresenta os núcleos magnéticos considerados para o projeto.

² Disponível em <www.micrometals.com/appnotes/appnotedownloads/ocpcmic.pdf>. Acesso em jan 2014.

Tabela 4.5 – Núcleos magnéticos disponíveis

Núcleo Magmattec	Equivalente Magnetics	Equivalente Micrometals	Material	Permeabilidade relativa / volume	Custo (US\$)
MMTS2610216	77102	MS-400026-2	Sendust	26 / 85 cm ³	17,00 ²
MMTS26T7716	77908	MS-301026-2	Sendust	26 / 45 cm ³	10,44 ¹
MMTS60T7713	77867	MS-300060-2	Sendust	60 / 45 cm ³	8,60 ¹
MMTS60T5715	77192	MS-226060-2	Sendust	60 / 28 cm ³	3,86 ¹
MMTS25T3611	77324	MS-141125-2	Sendust	125 / 6 cm ³	1,23 ¹
MMT110T6325	ZW46325TC	-	Ferrite	10000 / 46 cm ³	5,00 ²
MMT110T2510	ZW42508TC	-	Ferrite	10000 / 3 cm ³	0,50 ²

¹ Para 50 unidades nos sites <www.dextermag.com> e <www.powermagnetics.co.uk> (setembro de 2013)

² Estimado através do preço e volume de outros núcleos de mesmas características

Os condutores de cobre esmaltado considerados no projeto para montagem dos indutores são apresentados na Tabela 4.6.

Tabela 4.6 – Condutores de cobre esmaltado disponíveis

Condutor	Seção (mm ²)	Resistência (Ω /m)	Densidade linear (kg/m)	Custo (US\$/m) ¹
9 AWG	6,63	$2,6 \cdot 10^{-3}$	$59,1 \cdot 10^{-3}$	0,77
10 AWG	5,26	$3,3 \cdot 10^{-3}$	$46,9 \cdot 10^{-3}$	0,61
12 AWG	3,31	$5,2 \cdot 10^{-3}$	$29,5 \cdot 10^{-3}$	0,38
13 AWG	2,62	$6,6 \cdot 10^{-3}$	$23,3 \cdot 10^{-3}$	0,30
14 AWG	2,08	$8,3 \cdot 10^{-3}$	$18,5 \cdot 10^{-3}$	0,24

¹ Custo estimado em 13 US\$/kg. Obteve-se um preço de 30 R\$/kg no site www.cormem.com.br. (novembro de 2013)

Os semicondutores disponíveis para utilização no projeto do inversor são apresentados na Tabela 4.7. A chave semicondutora IRG4PF50W pode ser utilizada como S_1 do inversor. Para o diodo D_1 , é possível empregar o diodo de silício VS-HFA16PB120 ou o de carbeto de silício C4D15120. Para T_1 a T_4 , pode-se utilizar tanto o IRG4PF50WD quanto o IRGP4063D.

Tabela 4.7 – Semicondutores disponíveis

Componente	Tipo	Fabricante	Tensão / corrente	Custo (US\$) ¹
IRG4PF50W	IGBT sem diodo	IR	900 V / 28 A	3,27
IRG4PF50WD	IGBT com diodo	IR	900 V / 28 A	4,36
IRGP4063D	IGBT com diodo	IR	600 V / 48 A	4,97
VS-HFA16PB120	Diodo Silício	Vishay	1200 V / 16 A	5,51
C4D15120	Diodo SiC	Cree	1200 V / 15 A	10,55

¹ Para 1000 unidades no distribuidor Digikey. (novembro de 2013)

O dissipador de calor das chaves semicondutoras empregado neste projeto é mostrado na Tabela 4.8. Seu perfil é apresentado na Figura 4.2. A resistência térmica considera apenas a ventilação natural, tal como especificado na Tabela 4.1. O dissipador é disponível no comprimento de 100 mm, sendo seu preço diretamente proporcional ao seu comprimento.

Tabela 4.8 – Dissipador disponível

Modelo	Fabricante	Resistência térmica nominal ¹	Custo (US\$/100mm) ²
HS 11450	HS dissipadores	1,42 °C/W	US\$7,41 / 100mm

¹ Para comprimento de 100 mm e diferença de temperatura de 75°C entre dissipador e ambiente.

² Estimado para 1000 unidades do dissipador de tamanho semelhante KM109, do distribuidor TCT Brasil. (novembro de 2013)




Figura 4.2 – Perfil do dissipador de calor de alumínio HS 11450. Medidas em mm.
Fonte: (HS DISSIPADORES, 2008)

4.2 Etapa 2 – Definição do valor de referência em U\$/W

A etapa 2 da metodologia de projeto é definir o valor de referência CW_{ref} em U\$/W. De acordo com um relatório de 2010 do Departamento de Energia dos Estados Unidos (DOE, 2010), os sistemas fotovoltaicos terão um preço médio de 2 U\$/W em 2016. Nesse cenário, o custo de 2 U\$/W seria o valor de referência que um investidor de energia fotovoltaica poderia utilizar para comparar preços e eficiências de inversores fotovoltaicos, a fim de obter maior retorno financeiro.

Para o projeto dos componentes internos do inversor, considerou-se esse custo de referência, sendo a estratégia de formação de preço a utilização de um Índice de Margem de Contribuição constante de 50% (Seção 3.3.1). Assim, o valor de referência obtido é $CW_{ref} = 1$ U\$/W.

4.3 Etapa 3 – Determinação dos elementos a serem projetados através da metodologia

Para determinar os elementos a serem projetados através da metodologia, é necessário analisar detalhadamente o conversor estático do equipamento. Os elementos definidos para serem projetados através da metodologia, apresentados na Figura 4.3, são:

- capacitância do Barramento CC;
- estágio de alta frequência (EAF), composto pela chave S_1 e diodo D_1 ;
- frequência de comutação;
- dissipador do EAF;
- indutor L_1 ;
- estágio de baixa frequência (EBF), composto pelas chaves T_1 a T_4 ;
- indutor L_2 .




Figura 4.3 – Elementos a serem projetados através da metodologia

A seguir são apresentados os motivos da não inclusão do filtro de EMI e da capacitância C_{f1} , C_{f2} e resistor de amortecimento R_{f1} neste exemplo de projeto.

4.3.1 Análise do filtro de EMI

Os filtros de EMI de entrada (lado CC) e saída (lado CA) do circuito são dependentes de diversas variáveis do circuito. Os filtros de EMI devem ser eficientes para bloquear ruídos com frequência acima de 150 kHz, de acordo com as normas específicas. Além disso, devem agregar a função de bloqueio contra surtos de tensão para proteger os circuitos internos do inversor. No caso de o filtro de EMI ter apenas a função de proteção contra surtos de tensão, seu projeto é independente da frequência de comutação do inversor, pois depende apenas das normas para surtos de tensão.

Existem diversas topologias possíveis para filtros de EMI (TIHANYI, 1995). Inversores fotovoltaicos empregam normalmente filtros do tipo π ou duplo π , apresentados na Figura 4.4. Esses filtros atenuam o ruído produzido pelo inversor e também o proveniente do ambiente externo (rede elétrica ou entrada CC), a fim de reduzir tanto a emissão quanto a susceptibilidade eletromagnética do inversor.




Figura 4.4 – Topologias de filtro de EMI (a) π e (b) duplo π para modo comum e diferencial

O ruído gerado pelo conversor deve ser dividido em duas componentes: i) modo diferencial, cuja tensão ruidosa é medida entre os terminais 1 e 2 de um dos lados do filtro; e ii) modo comum, cuja tensão ruidosa é a média entre a tensão nos terminais 1 e 2 menos a tensão da terra (GND), em um dos lados do filtro.

Na Figura 4.4, o ruído de modo diferencial é atenuado pelas capacitâncias C_d e a indutância de dispersão dos indutores L . Na mesma figura, o ruído de modo comum é atenuado pelas capacitâncias C_c e as indutâncias magnetizantes de L .

O ruído de modo diferencial é gerado pelas componentes de alta frequência da corrente que flui do terminal negativo para o positivo, na entrada fotovoltaica, e entre o terminal fase e o neutro, na saída alternada, que equivalem aos terminais 1 e 2 da Figura 4.4. Na entrada, esse ruído pode ser mitigado através de capacitores de filme inseridos no barramento CC. Neste trabalho, o projeto do filtro de EMI de entrada para modo diferencial não será considerado, pelos seguintes motivos:

- A entrada fotovoltaica em corrente contínua não está conectada diretamente à saída, assim não interfere diretamente nos outros equipamentos da residência, caso o filtro de EMI da saída CA seja projetado adequadamente.
- Ruído de modo diferencial é predominantemente conduzido e do tipo magnético (ARCHAMBEAULT, 2002). Caso os cabos da entrada em corrente contínua forem trançados ou distantes do restante da instalação elétrica, é possível reduzir a influência do ruído diferencial da entrada CC no restante da instalação elétrica.

Na saída CA, caso fosse empregado um filtro do tipo L, o filtro de EMI em modo diferencial poderia ser projetado pela metodologia de projeto proposta por Hamiltom Sartori (2013). Por outro lado, os filtros LCL apresentam atenuação de 60 dB/década a partir da frequência de corte. Verificou-se, em simulação, que um filtro LCL ideal com frequência de corte de 10 kHz enquadra o conversor dentro da norma para ruído diferencial, cuja frequência mínima medida é de 150 kHz. Como todos os filtros LCL projetados neste trabalho apresentam frequência de corte abaixo de 10 kHz, considerou-se desnecessário o projeto do filtro de EMI de saída para modo diferencial.

O ruído de modo comum é gerado por vários motivos: capacitâncias parasitas internas do inversor, derivadas elevadas da tensão (dv/dt) em algum nó do circuito, e a capacitância parasita dos módulos fotovoltaicos com o aterramento da instalação elétrica. Pode-se classificar o ruído de modo comum em dois tipos:

- Ruído gerado pelos componentes internos do inversor: gerado por elevados dv/dt em algum nó do circuito do inversor e as capacitâncias parasitas entre os pontos do circuito e o chassi. Uma maneira de reduzir esse ruído é aumentar a resistência de *gate* das chaves semicondutoras e incluir *snubbers* ou outros circuitos para reduzir o dv/dt dos nós do circuito. O acréscimo desses circuitos aumenta as perdas de comutação, o que pode tornar necessária uma redução na frequência de comutação. O ruído gerado pelos componentes internos do inversor depende também do *layout* do circuito, o que torna sua análise complexa.
- Ruído gerado pela capacitância parasita dos módulos fotovoltaicos: é o ruído causado por um dv/dt sobre a capacitância parasita dos módulos fotovoltaicos. Esse ruído é fortemente associado à topologia empregada no inversor. O inversor ponte completa (*full-bridge*), operando em 3 níveis, apresenta elevada corrente de fuga devido à capacitância parasita entre os terminais elétricos e a carcaça dos módulos fotovoltaicos (LÓPEZ, FREIJEDO, *et al.*, 2010). Essa corrente de fuga gera elevado nível de ruído. A topologia inversor Buck, empregada neste trabalho, apresenta ruído que é dependente do valor da capacitância do filtro LCL (C_f). Para um capacitor C_f fixo, esse tipo de ruído reduz-se com o aumento da frequência. Contudo, o aumento da frequência de comutação reduz a ordem das primeiras harmônicas de comutação com frequência superior a 150 kHz, o que pode resultar em um maior filtro de modo comum. Por exemplo, para frequência de comutação de 16 kHz, a ordem das primeiras harmônicas com frequência superior a 150 kHz é a 10^a (160 kHz). Para frequência de

comutação de 32 kHz, a ordem das primeiras harmônicas é a 5ª (160 kHz). Por esse motivo, a análise desse tipo de ruído é bastante complexa.

É importante mitigar o ruído de modo comum tanto na entrada quanto na saída do conversor. Na entrada, o ruído pode espalhar-se pela instalação elétrica devido à capacitância parasita dos módulos fotovoltaicos em relação ao condutor de proteção (ou terra).

Neste projeto, um filtro LCL é utilizado como filtro da corrente de saída. Verificou-se, em simulação, que o ruído de modo diferencial acima de 150 kHz é atenuado na saída pelo próprio filtro LCL, atendendo às normas. Portanto, o projeto de modo diferencial do filtro de EMI de saída é desnecessário caso o filtro LCL seja ideal.

O projeto do filtro de EMI para ruído de modo comum é bastante complexo, pois depende dos componentes empregados, do *layout* do circuito, topologia do inversor, bem como da capacitância dos módulos fotovoltaicos. Esse filtro é normalmente projetado após o restante do conversor já ter sido desenvolvido, sendo realizado de forma iterativa com base em diversos ensaios experimentais. Por esses motivos, o projeto do filtro de EMI não é incluído neste exemplo de aplicação da metodologia de projeto.

4.3.2 Capacitâncias do filtro LCL e resistência de amortecimento

Neste trabalho, o filtro LCL é projetado de acordo com (TEODORECU, LISERRE e RODRÍGUEZ, 2011). Inicialmente, a indutância L_1 é projetada pela máxima ondulação de corrente permitida (8 A para tensão máxima na entrada). A capacitância C_f , que é a soma de C_{f1} com C_{f2} da Figura 4.1, é projetada pelo mínimo fator de potência permitido. Por fim, a indutância L_2 é projetada pela máxima distorção harmônica total (THD) da corrente de saída, especificada na NBR 16149.

A capacitância C_f é projetada para que o fator de potência seja superior a 0,98 para potência acima de 20% da nominal. Esse projeto considera que o indutor L_2 não influencia no fator de potência e que o L_1 funciona como uma fonte de corrente com fator de potência unitário. Isso é válido considerando que a reatância de L_2 é muito inferior à reatância de C_f em 60 Hz, e que o controle em malha fechada da corrente de L_1 apresenta ganho infinito na frequência de 60 Hz. A Figura 4.5 apresenta o circuito equivalente para cálculo da capacitância C_f .




Figura 4.5 – Circuito para estimar fator de potência da corrente de saída através de C_f

Para grandezas senoidais, o fator de potência no circuito da Figura 4.5 é dado por:

$$FP = \frac{P_o}{S_o} = \frac{P_o}{\sqrt{P_o^2 + Q_o^2}} \Rightarrow P_o^2 + Q_o^2 = \left(\frac{P_o}{FP}\right)^2 \Rightarrow Q_o \quad (4.1)$$

$$= \sqrt{\left(\frac{P_o}{FP}\right)^2 - P_o^2}$$

onde a potência ativa é de 600 W, que é 20% da nominal. A potência reativa pode ser calculada por:

$$Q_o = 2\pi f_1 C_f v_g^2 \quad (4.2)$$

Assim, a capacitância pode ser calculada como:

$$C_f = \frac{1}{2\pi f_1 v_g^2} \sqrt{\left(\frac{P_o}{FP}\right)^2 - P_o^2} \quad (4.3)$$

onde v_g é 220 V e f_1 é 60 Hz.

Para este projeto, considera-se um fator de potência mínimo $FP = 0,99$, devido a imperfeições do sistema de controle e às restrições de distorção harmônica. Assim, a capacitância máxima obtida é de 4,7 μF . Essa capacitância é empregada em todas as frequências de operação.

A relação entre C_{f1} e C_{f2} e o valor da resistência de amortecimento R_{f1} é escolhida para minimizar as perdas na resistência e permitir o projeto de um controlador com amortecimento e robustez aceitáveis, mas que não aumente significativamente a THD da corrente de saída. Empregando indutor L_1 com ondulação de 40% para máxima tensão da faixa de MPPT da entrada (500 V), projetou-se um controlador amortecido com baixas perdas e com os seguintes valores de C_{f1} , C_{f2} e R_{f1} :

$$C_{f1} = 2,5 \mu\text{F}$$

$$C_{f2} = 2,2 \mu\text{F}$$

$$R_{f1} = 2,35 \Omega$$

Devido à utilização de núcleo Sendust, a indutância L_1 é variável em função da corrente. Para a frequência de 16 kHz, a indutância mínima obtida é de 800 μH , para corrente elevada (20 A), e a indutância máxima é de 1200 μH , para baixa corrente. Verificou-se, através de simulação, que isso causa aproximadamente 3 W de perdas em R_{f1} para potência máxima de saída, perdas de 2 W para potências intermediárias e perdas de 1,35 W para baixas potências de saída.

Como as capacitâncias C_{f1} e C_{f2} e a resistência R_{f1} já foram definidas previamente, então não é necessário aplicar a metodologia de projeto proposta neste trabalho para determinar os seus valores.

4.4 Etapa 4 – Determinação dos grupos independentes

A etapa 4 da metodologia consiste em determinar os grupos independentes de projeto, cujos elementos apresentam perdas e custos inter-relacionados, e independentes dos elementos de outros grupos. Os grupos independentes obtidos são:

- Grupo 1: capacitância do barramento CC;
- Grupo 2: frequência de comutação, estágio de alta frequência, dissipador do EAF, indutor L_1 e indutor L_2 ;
- Grupo 3: estágio de baixa frequência e seu dissipador.

Os grupos independentes são mostrados na Figura 4.6.




Figura 4.6 – Etapa 4 – grupos independentes obtidos

A seguir são apresentados os motivos da separação dos grupos.

4.4.1 Grupo 1 – Capacitância do barramento CC

Para que a capacitância do barramento CC seja definida como um grupo independente, é necessário que suas perdas e custos sejam independentes dos outros elementos do inversor. Os principais elementos que podem interferir nas perdas dessa capacitância são a frequência de comutação e a indutância L_1 .

A frequência de comutação pode interferir nas perdas resistivas da capacitância do barramento, pois a resistência série equivalente (ESR) da capacitância do barramento CC pode variar com a frequência, dependendo do tipo do capacitor empregado. O valor da indutância L_1 interfere na amplitude da corrente de alta frequência da capacitância do barramento CC. Quanto menor a indutância, maior a corrente eficaz na capacitância. Entretanto, deve-se verificar se o acréscimo de perdas do barramento CC é significativo para esse exemplo de projeto.

Podem-se classificar as perdas associadas ao barramento CC em três tipos: perdas por operação fora do ponto de máxima potência, perdas resistivas nas resistências de equalização de tensão e perdas resistivas na resistência série equivalente dos capacitores.

As perdas por operação fora do ponto de máxima potência, definidas aqui como perdas do MPP (MPP – *Maximum Power Point*), são causadas pela ondulação de tensão de 120 Hz do barramento CC, devido à forma de onda senoidal da corrente de saída do inversor. Isso causa uma redução da potência extraída dos módulos fotovoltaicos, pois seu ponto de operação oscila em torno do ponto de máxima potência. Quanto maior a capacitância do barramento CC, menores são essas perdas. Essa ondulação não causa perdas na capacitância do barramento, mas resulta em uma redução da energia absorvida pelo inversor. Essas perdas podem ser obtidas através de softwares de simulação ou cálculo, considerando o modelo elétrico dos módulos fotovoltaicos. Verificou-se, por simulação, que as perdas do MPP são apenas significativamente influenciadas pela potência de saída do inversor, sendo insignificante o impacto da frequência de comutação e da indutância L_1 .

As resistências de equalização de tensão são inseridas em paralelo com capacitores para mitigar desequilíbrios de tensão quando há conexão série de capacitores eletrolíticos. Essas resistências geram perdas fixas no inversor, dependentes apenas da tensão do barramento CC.

Por fim, as perdas resistivas nos capacitores são aquelas associadas à resistência série equivalente (*equivalent series resistance - ESR*) dos capacitores eletrolíticos utilizados. Os valores de ESR desses capacitores dependem, em geral, da frequência e temperatura (EPCOS AG, 2012, página 13). Desta forma, as perdas resistivas de um banco de capacitores podem ser calculadas por:

$$P_{L,ESR} = ESR_{LF} i_{LF,rms}^2 + ESR_{HF} i_{HF,rms}^2 \quad (4.4)$$

onde:

$P_{L,ESR}$: perdas resistivas totais nos capacitores eletrolíticos, em Watts.

ESR_{LF} : valor do ESR equivalente do banco de capacitores para baixa frequência (120 Hz), em Ohms.

ESR_{HF} : valor do ESR equivalente do banco de capacitores para alta frequência (> 10 kHz), em Ohms.

$i_{LF,rms}$: corrente eficaz (RMS) em baixa frequência (120 Hz), em Amperes.

$i_{HF,rms}$: corrente eficaz (RMS) em alta frequência (> 10 kHz), em Amperes.

O valor eficaz da corrente de baixa frequência capacitância do barramento CC é dependente apenas da tensão do barramento CC, da tensão de saída e da corrente de saída:

$$i_{LF,rms} = \frac{i_g v_g}{\sqrt{2} v_{dc}} \quad (4.5)$$

onde:

i_g : valor eficaz da corrente injetada pelo inversor na rede elétrica;

v_g : valor eficaz da tensão da rede elétrica;

v_{dc} : tensão do barramento CC.

O valor eficaz da corrente de alta frequência da capacitância do barramento CC é dependente dessas últimas variáveis, entretanto é também afetada pela ondulação de corrente da indutância L_1 . Considerando ondulação de corrente nula na indutância L_1 , o valor eficaz da corrente de alta frequência do banco de capacitores do barramento CC é calculada por:

$$i_{HF,rms} = i_g \sqrt{\frac{8\sqrt{2}}{3\pi} \left(\frac{v_g}{v_{dc}}\right) - \frac{3}{2} \left(\frac{v_g}{v_{dc}}\right)^2} \quad (4.6)$$

Para verificar se essas equações são uma boa aproximação, realizaram-se simulações da corrente de baixa e alta frequência no software PSIM para duas frequências de comutação, dois valores de indutância e dois valores de capacitância. A Tabela 4.9 apresenta os resultados das simulações. As correntes obtidas com as equações são de $i_{LF,rms} = 5,3$ A e $i_{HF,rms} = 6,2$ A.

Verifica-se que os resultados obtidos na simulação apresentaram um erro máximo de 3,7%. Por esse motivo, neste exemplo, onde a ondulação de corrente máxima da indutância L_1 é de 40%, as correntes de alta e baixa frequência da capacitância do barramento podem ser obtidas independentemente do valor da capacitância, indutância L_1 e da frequência de comutação.

Tabela 4.9 – Corrente RMS nominal da capacitância do barramento CC em função da frequência de comutação, indutância L_1 e da própria capacitância

Capacitor barramento CC	Indutor L_1	$f_s = 10 \text{ kHz}$		$f_s = 30 \text{ kHz}$	
		i_{LFrms} (Arms)	i_{HFrms} (Arms)	i_{LFrms} (Arms)	i_{HFrms} (Arms)
$C_{dc} = 500 \mu\text{F}$	$L_1 = 500 \mu\text{H}$	5,45	6,32	5,46	5,98
$C_{dc} = 500 \mu\text{F}$	$L_1 = 2500 \mu\text{H}$	5,34	6,05	5,28	6,01
$C_{dc} = 2000 \mu\text{F}$	$L_1 = 500 \mu\text{H}$	5,4	6,43	5,32	6,11
$C_{dc} = 2000 \mu\text{F}$	$L_1 = 2500 \mu\text{H}$	5,33	6,07	5,24	6,06

4.4.2 Grupo 2 – Estágio de alta frequência, dissipador do EAF e indutores L_1 e L_2

O Estágio de Alta Frequência (EAF) é composto pela chave semicondutora S_1 e o diodo D_1 . Esses componentes são termicamente acoplados ao dissipador do EAF. As perdas do EAF dependem da frequência de comutação e da temperatura do dissipador. Quanto maior a frequência de comutação, maiores são as perdas de comutação e, conseqüentemente, maiores são as perdas totais. Além disso, as perdas dependem da temperatura de junção dos semicondutores, que depende da resistência térmica desses componentes, da temperatura do dissipador do EAF e da potência dissipada.

São também dependentes da frequência de comutação as indutâncias L_1 e L_2 . Quanto maior a frequência de comutação, menor o volume necessário dos componentes magnéticos, o que modifica as perdas totais. O valor da indutância L_1 também interfere nas perdas do EAF. Quanto menor a indutância L_1 , maior a corrente eficaz sobre as chaves, mantendo-se uma mesma corrente média. Assim, quanto menor a indutância L_1 , maiores as perdas de condução em semicondutores com característica de perdas de condução resistiva, como os MOSFETs. No conversor considerado neste exemplo de projeto, utilizam-se, no estágio de alta frequência, um IGBT e um diodo, cujas perdas de condução dependem da corrente média. Logo, as perdas de condução do IGBT e do diodo podem ser consideradas constantes para pequenas variações da indutância L_1 .

O valor da indutância L_1 também pode influenciar nas perdas de comutação, devido à maior ondulação de corrente quando essa indutância é reduzida. Para uma mesma corrente média, uma maior ondulação de corrente reduz as perdas de *turn-on*, pois o IGBT é acionado com menor corrente. Entretanto, isso resulta em um aumento das perdas de *turn-off*, pois a chave semicondutora é aberta com maior corrente. Neste projeto, será adotado o valor fixo de ondulação de corrente dos indutores para todas as frequências de comutação, o que torna as correntes de *turn-on* e *turn-off* independentes do valor da indutância. Assim, o cálculo das perdas de comutação pode ser realizado independentemente do valor da indutância L_1 , o que simplifica a aplicação da metodologia de projeto.

4.4.3 Grupo 3 – Estágio de baixa frequência e dissipador do EBF

O estágio de baixa frequência apresenta perdas de comutação praticamente nulas, pois a comutação é realizada com corrente e tensão nulas. As perdas de condução são dependentes da temperatura de junção dos semicondutores. Quanto maior o tamanho do dissipador do EBF, menor é a temperatura de junção. Por isso, essas duas variáveis são inter-relacionadas.

4.5 Projeto do Grupo 1 – Barramento CC

4.5.1 Etapa 5 – Determinação do método de projeto do grupo

A etapa 5 da metodologia de projeto consiste em determinar a metodologia para projeto do grupo.

O projeto da capacitância do barramento exige que os capacitores tenham classe de tensão mínima de 400 V associados em série, para suportarem surtos de 850 V, de acordo com as especificações. Os capacitores disponíveis para o projeto são mostrados na Tabela 4.3 da Seção 4.1.1.

A primeira etapa do projeto da capacitância do barramento é obter configurações de capacitores que sejam compatíveis com as especificações de tensão, corrente e vida útil. Essas configurações são associações de capacitores em série, para atingir a tensão mínima de 850 V, e, em paralelo, para reduzir as perdas dos capacitores, de acordo com a Figura 4.7 (EPCOS AG, nov 2012).




Figura 4.7 – Configurações do barramento CC com (a) um, (b) dois ou (c) vários braços de capacitores

Para a conexão paralela de bancos de capacitores, é recomendável incluir um fusível de proteção em cada braço (EPCOS AG, nov 2012). Assim, o braço será desconectado em caso de curto-circuito em um dos capacitores. Para a conexão série, é importante também incluir uma resistência de equalização de tensão em paralelo com cada capacitor. De acordo com (EPCOS AG, nov 2012), estas resistências podem ser calculadas por:

$$R_{Symm} = 100M\Omega \frac{\mu F}{Capacitância} \quad (4.7)$$

Para uma capacitância de 470 μF , obtém-se um valor de resistência de 212 k Ω . Para tensão de barramento de 400 V e $R_{Symm} = 200$ k Ω , ocorre uma perda constante de 0,2 W em cada resistor. Para uma capacitância de 1000 μF , obtém-se um valor de resistência de 100 k Ω , o que gera perdas fixas de 0,4 W por resistor. Assim, quanto maior o número de braços em paralelo, maiores as perdas fixas devido às resistências de equalização de tensão. Além disso, maiores são os custos devido à inclusão de fusíveis e utilização de maior espaço dentro do inversor.

O procedimento de projeto para obter configurações que atinjam a especificação de vida útil (27000 horas na temperatura ambiente de 55°C) é baseado nas informações disponibilizadas pela fabricante Epcos (EPCOS AG, nov 2012).

Deve-se inicialmente calcular a corrente eficaz de baixa frequência (100/120 Hz) nos capacitores. No caso de existir corrente em alta frequência (> 10 kHz), deve-se converter para o equivalente em baixa frequência, de acordo com uma constante presente no catálogo dos capacitores. Em ambos os capacitores deste projeto, o fator de conversão obtido é 1,35. Assim, a corrente eficaz equivalente é dada por:

$$I_{AC} = \sqrt{i_{LF.rms}^2 + \left(\frac{i_{HF.rms}}{1,35}\right)^2} \cong \sqrt{5,3^2 + \left(\frac{6,2}{1,35}\right)^2} = 7 A_{rms} \quad (4.8)$$

A partir disso, obtém-se a corrente máxima que cada capacitor pode suportar para atingir a vida útil esperada:

$$I_{AC.maxima} = I_{AC,R,85^\circ C} \left(\frac{I_{AC}}{I_{AC,R}}\right) \quad (4.9)$$

onde:

$I_{AC,R,85^\circ C}$: corrente máxima do capacitor eletrolítico na temperatura ambiente de 85°C, para que o componente atinja a vida útil nominal. Essa corrente é apresentada na Tabela 4.3.

$\left(\frac{I_{AC}}{I_{AC,R}}\right)$: constante disponível em um gráfico do catálogo dos capacitores. Para este projeto, essa constante deve ser obtida considerando a temperatura ambiente de 55°C e vida útil de 27.000 horas.

As constantes $I_{AC}/I_{AC,R}$ dos capacitores são obtidas através dos gráficos da Figura 4.8. Os pontos obtidos são marcados com um X no gráfico.




Figura 4.8 – Vida útil dos capacitores das séries (a) B43501e (b) B43305, da fabricante Epcos
Fonte: Folha de dados (*datasheet*) dos capacitores.

As perdas resistivas devido às resistências de equalização de tensão são constantes independentemente da potência de saída. Assim, as perdas ponderadas brasileiras são obtidas multiplicando as perdas dos resistores por 1,484 (vide Tabela 3.2 da Seção 3.4.1). Para resistência de 200 kΩ, as perdas ponderadas brasileiras são de 0,2968 W por resistor. Para resistência de 100 kΩ, as perdas ponderadas brasileiras são de 0,5936 W por resistor.

As perdas resistivas devido à ESR dos capacitores são proporcionais ao quadrado da potência de saída, pois a corrente eficaz dos capacitores é proporcional à corrente de saída. Neste trabalho, as perdas na potência nominal serão estimadas pela multiplicação da ESR de baixa frequência de cada capacitor pela corrente equivalente em baixa frequência, calculada pela equação (4.8). As perdas ponderadas brasileiras são obtidas multiplicando as perdas em potência nominal pela constante 0,798 (vide Tabela 3.2 da Seção 3.4.1).

As perdas do MPP (vide Seção 4.4.1) são obtidas através da simulação do arranjo de módulos da Tabela 4.2 em torno do ponto de máxima potência. O modelo fotovoltaico empregado foi obtido a partir da técnica apresentada em (SERA, TEODORESCU e RODRIGUEZ, 2007). As perdas do MPP simuladas são obtidas pela subtração da potência máxima pela potência média durante a operação do inversor em torno do ponto de máxima potência. Essas perdas são dependentes da potência de saída e do valor da capacitância. A Figura 4.9 apresenta resultados de simulação das perdas do MPP para diferentes capacitâncias do barramento e potências de saída. Observa-se no gráfico que essas perdas são inversamente proporcionais ao quadrado da capacitância do barramento CC.




Figura 4.9 – Perdas do ponto de máxima potência em função da potência de saída e capacitância do barramento

Para a capacitância de 500 μF , as perdas do MPP ponderadas são de 20,05 W. Para outros valores de capacitância, pode-se estimar de acordo com a seguinte equação:

$$P_{L.MPP.br} = 20,05 \text{ W} \left(\frac{500\mu\text{F}}{C} \right)^2 \quad (4.10)$$

onde $P_{L,MPP.br}$ são as perdas do MPP ponderadas para o Brasil e C é capacitância com a qual se deseja analisar as perdas. Os resultados, utilizando essa equação, são mostrados na Figura 4.10.




Figura 4.10 – Perdas ponderadas brasileiras obtidas por simulação e estimadas por equação

4.5.2 Etapa 6 e 7 – Obtenção de soluções e custos para o grupo

A etapa 6 é obter soluções que atendam às especificações de projeto. A especificação mais importante é a vida útil de 27000 horas na temperatura ambiente de 55°C. A Tabela 4.10 apresenta os cálculos da máxima corrente dos capacitores para atingir a especificação de vida útil. Foi também calculado o número mínimo de braços de capacitores em paralelo para atingir a corrente eficaz de 7 A.

Tabela 4.10 – Obtenção do número mínimo de braços de capacitores em paralelo

Capacitor	Capacitância (uF)	$I_{AC,R,85^{\circ}C}$ (A)	$\left(\frac{I_{AC}}{I_{AC,R}}\right)$	$I_{AC\ máxima}$ (A)	Braços mínimos em paralelo
B43501A9477M	470	2,6	2	5,2	2
B43305A9108M	1000	3,38	1,1	3,71	2

Algumas configurações obtidas para os capacitores são mostradas na Tabela 4.11. Todas configurações atendem à especificação de vida útil de 27.000 horas em 55°C. Na tabela são também mostrados os valores de ESR para baixa frequência (100/120Hz), obtidos no

catálogo dos capacitores. A etapa 7 consiste em obter os custos, que já são apresentados na tabela.

Tabela 4.11 – Configurações de capacitores eletrolíticos

Conf.	Capacitor	Braços	Capacitância total (μF)	ESR_{LF} típico ($\text{m}\Omega$)	Custo capacitores (U\$)
1	B43501A9477M	2	470	140	29,68
2	B43501A9477M	3	705	93	44,52
3	B43305A9108M	2	1000	140	41,44
4	B43305A9108M	3	1500	93	62,16

4.5.3 Etapa 8 – Obtenção das perdas ponderadas

A etapa 8 de projeto é calcular as perdas ponderadas dos capacitores. Através das estimativas de perdas resistivas e do MPP, obtêm-se as perdas totais de cada configuração de capacitores, mostradas na Tabela 4.12. $P_{L,ESR.br}$ são as perdas na ESR dos capacitores, ponderadas pela ponderação brasileira. $P_{L.br}$ são as perdas ponderadas pela ponderação brasileira.

Tabela 4.12 – Perdas ponderadas das configurações de capacitores

Conf.	Capacitância total (μF)	ESR_{LF} total ($\text{m}\Omega$)	$P_{L.br}$ (W) em R_{symm}	$P_{L,ESR.br}$ (W)	$P_{L,MPP.br}$ (W)	$P_{L.br}$ total (W)
1	470	140	1,19	5,47	22,75	29,41
2	705	93	1,78	3,65	10,11	15,54
3	1000	140	2,37	5,47	5,02	12,87
4	1500	93	3,56	3,65	2,23	9,44

4.5.4 Etapa 9 – Comparação das soluções obtidas

A partir das perdas ponderadas, as configurações de capacitores devem ser comparadas através da metodologia de análise de custo e perdas. A Tabela 4.13 apresenta essa comparação, onde são obtidas as diferenças de perdas e custo (CW_{12}). De acordo com

algoritmo da Figura 3.1 (Seção 3.2), caso CW_{12} for abaixo de 1 U\$/W, a configuração com menores perdas é a melhor avaliada. Caso contrário, a de menor custo é a melhor avaliada.

Tabela 4.13 – Comparação das configurações de capacitores

Configurações comparadas	Menores perdas	Menor custo	CW_{12} obtido (U\$/W)	Melhor avaliada pela metodologia (Brasil)
1 e 2	Conf 2	Conf 1	1,07	Conf 1
2 e 3	Conf 3	Conf 3	-	Conf 3
3 e 4	Conf 4	Conf 3	6,04	Conf 3
1 e 3	Conf 3	Conf 1	0,71	Conf 3
2 e 4	Conf 4	Conf 2	2,89	Conf 2
1 e 4	Conf 4	Conf 1	1,62	Conf 1

4.5.5 Etapa 10 – Classificação das soluções

A partir das comparações, pode-se elaborar uma classificação das configurações de capacitores de barramento CC de acordo com as restrições de projeto. O ranking obtido é dado por:

- 1) Configuração 3;
- 2) Configuração 1;
- 3) Configuração 2;
- 4) Configuração 4.

Observa-se que a configuração mais bem avaliada é a que apresenta um total de 4 capacitores de 1000 μ F, sendo 2 braços de 2 capacitores em série.

4.6 Projeto do Grupo 2 – EAF, dissipador do EAF e indutores L_1 e L_2

4.6.1 Etapa 5 – Determinação do método de projeto do grupo

O projeto do grupo 2 foi organizado de acordo com as seguintes etapas:

1. Definir frequências discretas para projeto, dentro dos limites especificados. Os valores escolhidos são: 16 kHz, 20 kHz, 24 kHz, 28 kHz e 32 kHz.

2. Projetar os indutores L_1 e L_2 para cada uma dessas frequências. A metodologia escolhida para projeto é descrita na Seção 4.6.1.2.
3. Estimar as perdas dos semicondutores, em função da frequência de comutação e temperatura de junção dos componentes.
4. Definir diversos tamanhos possíveis de dissipadores, até o limite máximo de 30 cm de comprimento.
5. Obter as perdas dos semicondutores em função da frequência de comutação e tamanho do dissipador.
6. Obter o par (frequência de comutação, comprimento do dissipador) de melhor custo/benefício, empregando a metodologia de projeto proposta neste trabalho.

4.6.1.1 Estimativa das perdas de condução e comutação dos semicondutores

As perdas dos semicondutores do Estágio de Alta Frequência são a soma das perdas de condução e de comutação, de acordo com:

$$Perdas_{EAF} = P_{cond.IGBT} + P_{comut.IGBT} + P_{cond.diodo} + P_{comut.diodo} \quad (4.11)$$

onde:

$P_{cond.IGBT}$: perdas de condução do IGBT;

$P_{comut.IGBT}$: perdas de comutação do IGBT;

$P_{cond.diodo}$: perdas de condução do diodo;

$P_{comut.diodo}$: perdas de comutação do diodo.

As perdas de condução do IGBT e do diodo podem ser estimadas através da relação entre tensão de condução, corrente das chaves e temperaturas da chave semicondutora e do diodo, através da seguinte equação:

$$P_{cond} = \frac{1}{T} \int_0^T I_{cond}(t) V_{cond}(I_{cond}, T_j) dt \quad (4.12)$$

onde:

T : período completo da rede elétrica (16,666 ms).

$I_{cond}(t)$: corrente do semicondutor ao longo de um período completo. É a corrente de coletor do IGBT, ou a corrente do diodo.

$V_{cond}(I_{cond}, T_j)$: tensão de condução do semicondutor, dependente da corrente instantânea e da temperatura de junção do semicondutor.

T_j : temperatura da junção do semicondutor.

Neste trabalho, as tensões de condução dos semicondutores foram obtidas através de seus *datasheets*. A Figura 4.11 apresenta os dados do IGBT empregado, o IRG4PF50W. A Figura 4.12 apresenta os dados dos diodos escolhidos: C4D15120, de carbeto de silício (SiC); e o VS-HFA16PB120, de silício. As perdas de condução foram estimadas empregando a equação (4.12). Para temperaturas intermediárias das mostradas nos gráficos, foi realizada uma interpolação de 1ª ordem.




Figura 4.11 – Relação entre tensão coletor-emissor e corrente de coletor do IGBT IRG4PF50W




Figura 4.12 – Relação entre corrente, tensão de condução e temperatura do diodo (a) C4D15120, de carbeto de silício (SiC) e (b) VS-HFA16PB120, de silício

As perdas de comutação (em Watts) são o somatório das energias de *turn-on* e *turn-off* de comutação (em Joules) ao longo de 1 segundo, de acordo com a seguinte equação:

$$P_{comut} = \frac{1}{T} \sum_{k=1}^{\frac{f_s}{f_1}} [E_{on}(I_{on}(k), T_j) + E_{off}(I_{off}(k), T_j)] \quad (4.13)$$

onde:

f_s/f_1 : relação entre a frequência de comutação e a frequência da componente fundamental (60 Hz);

E_{on} : energia de entrada em condução, em Joules;

E_{off} : energia de saída de condução, em Joules;

$I_{on}(k)$: vetor de correntes de entrada em condução ao longo do ciclo da componente fundamental da corrente;

$I_{off}(k)$: vetor de correntes de saída de condução ao longo do ciclo da componente fundamental da corrente.

A energia de cada comutação é dependente da corrente no instante de comutação, da temperatura de junção do semiconductor, do layout do circuito e das características físicas dos semicondutores. A energia de ligamento (*turn-on*) é diferente da energia de desligamento (*turn-off*). As folhas de dados dos IGBTs normalmente não fornecem dados completos da energia de comutação para qualquer temperatura de junção, resistência de *gate*, tensão e corrente. O IGBT IRG4PF50W, por exemplo, fornece dados da energia de comutação total para corrente acima de 14 A, tensão de barramento CC de 720 V, temperatura de junção de 150°C e resistência de *gate* de 5 Ω , como apresentado na Figura 4.13. Esses dados são insuficientes para uma estimativa razoável das perdas de comutação para este projeto. Por esse motivo, foi necessário realizar ensaios experimentais com o IGBT empregado e os diodos.




Figura 4.13 – Energia total de comutação do IRG4PF50W, para tensão de 720 V, resistência de *gate* de 5 Ω e temperatura de junção de 150°C.

Para medição da energia de comutação do par IGBT-diodo, foi utilizado o *setup* de testes presente no GEPOC (CASAKEVICUS, KRUG, *et al.*, 2011), mostrado na Figura 4.14, e um osciloscópio para medição de tensão e corrente do IGBT no instante da comutação. Dois pares de chaves foram testados: o IGBT IRG4PF50W com o diodo de silício VS-HFA16PB120 e o IGBT IRG4PF50W com o diodo de carbeto de silício C4D15120. Os pares foram testados para diversas correntes e as temperaturas de 25°C, 55°C, 80°C e 120°C, nos instantes de *turn-on* e *turn-off*. As condições nominais de teste foram: resistência de *gate* de

18 Ω, tensão do barramento CC de 400 V, tensões de *gate* de -5 V (OFF) e 15 V (ON). Os resultados dos testes são apresentados na Figura 4.15.




Figura 4.14 – Sistema de medição da energia de comutação de par chave-diodo




Figura 4.15 – Energia de comutação do par IGBT-diodo do estágio de alta frequência para (a) IRG4PF50W + C4D15120 e (b) IRB4PF50W + VS-HFA16PB120.

Comentários relacionados aos resultados experimentais apresentados na Figura 4.15:


- as perdas de *turn-on* não são significativamente dependentes da temperatura de junção do semicondutor;
- as perdas de *turn-off*, quando ocorre a corrente de cauda do IGBT, apresentam variação significativa com a temperatura de junção do semicondutor;
- o par IGBT + diodo de Silício apresenta aproximadamente o dobro de perdas de *turn-on* em relação ao par IGBT + diodo de carbeto de silício;
- o par IGBT + diodo de Silício apresenta perdas de *turn-off* aproximadamente iguais às do par IGBT + diodo de carbeto de silício;

A energia de comutação para valores intermediários de corrente e temperatura são obtidos através de interpolação dos resultados experimentais.


As perdas de comutação do diodo $P_{comut.diodo}$ podem ser consideradas nulas para o diodo de carbeto de silício C4D15120, pois a maior parte dessas perdas ocorrem apenas devido à sua capacitância parasita. Para tensão de 400 V, a capacitância típica é de 70 pF, o que resultaria em perdas máximas de 0,18 W para frequência de 32 kHz. Para a análise realizada, essas perdas podem ser desprezadas.

As perdas de comutação do diodo de silício VS-HFA16PB120 devem ser levadas em conta nas perdas totais. Para isso, seria necessário obter dados experimentais de corrente e tensão do diodo durante a comutação. Esses dados não puderam ser obtidos, pois o equipamento empregado não permite essa análise.

As perdas do IGBT calculadas para potência nominal dependem da frequência de comutação e da temperatura de junção, considerando que a tensão do barramento CC é fixa. Na potência nominal do inversor, as perdas obtidas são apresentadas na Figura 4.16. As perdas de comutação do IGBT são inferiores caso seja utilizado o diodo de carbeto de silício.



(a)



(b)

Figura 4.16 – Perdas totais do IGBT em potência nominal, empregando: (a) diodo de carbeto de silício C4D15120; (b) diodo de silício VS-HFA16PB120

Para o cálculo das perdas ponderadas é necessário obter as perdas do IGBT e diodo em diversas potências do inversor e, depois disso, aplicar os coeficientes de ponderação. Assim, obtém-se uma equação de perdas do IGBT e diodo em função da frequência de comutação, temperatura de junção do semiconductor e potência de saída do inversor.

4.6.1.2 Projeto dos indutores em função da frequência de comutação

Os indutores foram projetados através do software “Micrometals Arnold Powder Cores – Inductor Design Software”, da fabricante Micrometals. Para projeto do indutor L_1 , selecionou-se no software a aplicação “Boost PFC”, cujas formas de onda de tensão e corrente são semelhantes às do Inversor Buck.

A indutância escolhida para cada frequência é a mínima que resulte em uma ondulação de corrente máxima de 40% para a máxima tensão de operação de entrada. Nesse caso, ondulação máxima é de 7,8 A, na tensão de entrada de 500 V.

A partir da indutância escolhida, o software obtém todas as outras variáveis do projeto: número de espiras, curva de saturação do núcleo, possível condutor, comprimento do condutor, diferença de temperatura (ΔT) entre componente e ambiente, perdas no núcleo e perdas no cobre.

A escolha da seção do condutor e do tipo e tamanho do núcleo é realizada comparando diversos projetos de indutores de mesma indutância, mas com diferentes custos e perdas. Deve-se aplicar a metodologia de projeto deste trabalho para avaliar os projetos e verificar o condutor e núcleo mais viáveis.

O projeto do indutor L_2 é realizado no mesmo software, através da mesma metodologia. As especificações e restrições consideradas são:

- THD máxima de 4% em relação à componente fundamental da corrente nominal para a tensão máxima de operação de entrada (500 V);
- indutor de camada única, para minimizar as capacitâncias parasitas e mitigar ruídos de modo diferencial em frequências superiores a 150 kHz.

Por fim, obtém-se um único projeto do indutor L_1 e um único projeto de L_2 para cada frequência de comutação: 16 kHz, 20 kHz, 24 kHz, 28 kHz e 32 kHz.

4.6.1.3 Método de projeto do dissipador

O dissipador de calor de alumínio escolhido (Seção 4.1.1) pode ser cortado em diferentes comprimentos. Quanto maior o seu comprimento, maior a capacidade de dissipação de calor e menor a sua resistência térmica. Essa resistência térmica (R_{sa}) é dependente do seu comprimento e da diferença de temperatura entre ambiente e dissipador. O catálogo da

fabricante HS Dissipadores (2008) apresenta o modo de cálculo de R_{sa} em função dessas variáveis. A partir do catálogo, obteve-se a seguinte equação para cálculo da resistência térmica em função do comprimento do dissipador e da diferença de temperatura entre ambiente e dissipador:

$$R_{sa} = R_{s,100mm} \left(\frac{100mm}{L_{sink}} \right)^{0,47} \left[1 + \left(\frac{75^{\circ}C - T_s + T_a}{130^{\circ}C} \right)^{1,35} \right] \quad (4.14)$$

onde:

R_{sa} : resistência térmica entre dissipador e ambiente, em $^{\circ}C/W$;

L_{sink} : comprimento projetado para o dissipador;

$R_{s,100mm}$: resistência térmica do dissipador para o comprimento de 100 mm e diferença de temperatura entre dissipador e ambiente de $75^{\circ}C$;

T_s : temperatura do dissipador;

T_a : temperatura ambiente, com valor máximo especificado em $50^{\circ}C$, de acordo com a IEC 62109-1.

O projeto do dissipador é realizado através do circuito térmico do Estágio de Alta Frequência. O circuito térmico equivalente do estágio de alta frequência com dissipador é mostrado na Figura 4.17, considerando que a temperatura do dissipador é a mesma em todo seu comprimento.




Figura 4.17 – Circuito térmico do estágio de alta frequência

Os parâmetros da Figura 4.17 expressam as seguintes grandezas:

$T_{j,igbt}$: temperatura de junção do IGBT, em $^{\circ}C$;

$T_{j,diodo}$: temperatura de junção do diodo, em $^{\circ}C$;

$R_{js,igbt}$: resistência térmica entre junção do IGBT e dissipador de calor. De acordo com o catálogo do IRG4PF50W, essa resistência apresenta valor de $0,88^{\circ}C/W$. Entretanto, com a inclusão de uma camada de mica e pasta térmica, essa resistência pode aumentar. Por isso, é necessário realizar ensaios experimentais.

$R_{js,d}$: resistência térmica entre junção do diodo e dissipador de calor, em °C/W. Devido à adição de uma camada de mica e pasta térmica, é necessário analisar experimentalmente essa resistência térmica.

P_{igbt} : potência dissipada pelo IGBT, em Watts. Essa potência depende da própria temperatura de junção do IGBT.

P_d : potência dissipada pelo diodo, em Watts. Essa potência depende da própria temperatura de junção do diodo.

Através da análise do circuito térmico, a temperatura do dissipador pode ser obtida através de:

$$T_s = T_a + R_{sa}(P_d + P_{igbt}) \quad (4.15)$$

As temperaturas de junção do IGBT e do diodo são calculadas através de:

$$T_{j,igbt} = T_s + P_{igbt}R_{js,igbt} \quad (4.16)$$

$$T_{j,d} = T_s + P_dR_{js,d} \quad (4.17)$$

Com o objetivo de avaliar a resistência térmica dos semicondutores, foi realizado um experimento em laboratório empregando-se a câmera termográfica VT02, da Fluke. Com esse experimento, foi possível também analisar a resistência térmica do dissipador e verificar se a temperatura ao longo do dissipador é aproximadamente constante, a fim de validar o circuito térmico da Figura 4.17. O experimento consistiu em dissipar uma potência constante no semicondutor avaliado e verificar as temperaturas de junção e do dissipador. Obtiveram-se os seguintes resultados:

- $R_{js,igbt} = 1,55$ °C/W (potência 8 W) a $1,65$ °C/W (potência de 30 W) para encapsulamento TO247, dos IGBTs IRG4PF50W e IRGP4063;
- $R_{js,diodo} = 2$ °C/W para diodo de carbeto de silício C4D15120.

Obteve-se a resistência térmica nominal (100mm @ 75°C) do dissipador de 1 °C/W (alta potência) a $1,2$ °C/W (baixa potência). Para efeitos de cálculo, foi utilizado o valor de **1,07** °C/W.

A potência do IGBT, potência do diodo, temperatura do dissipador e resistência térmica do dissipador são variáveis interdependentes. Por isso, devem ser projetadas ao mesmo tempo através de um algoritmo iterativo, apresentado na Seção 4.6.1.4.

O custo do dissipador pode ser considerado proporcional ao seu comprimento, tendo como referência o custo do dissipador de 100 mm da Tabela 4.8. O custo é calculado através de:

$$\text{Custo (U\$)} = \text{Custo}_{100mm} \frac{L_{sink}}{100mm} \quad (4.18)$$

4.6.1.4 Projeto integrado dos semicondutores e dissipador em função da frequência de comutação

As duas variáveis independentes para projeto integrado dos semicondutores e dissipador são a frequência de comutação e o comprimento do dissipador. A resistência térmica do dissipador, temperatura de operação do dissipador e semicondutores e potência dissipada pelos semicondutores são dependentes entre si. Por isso, devem ser calculadas ao mesmo tempo através de algum método iterativo, em função de cada par (frequência de comutação f_s , comprimento do dissipador L_{sink}).

Os seguintes valores são empregados no método iterativo:

- L_{sink} : comprimento do dissipador, com valores de 1 cm em 1 cm até o máximo (30 cm);
- f_s : frequência de comutação, com valores de: 16, 20, 24, 28 e 32 kHz;
- T_a : temperatura ambiente, com os seguintes valores:
 - 25°C para a análise do custo das perdas, proposta neste trabalho;
 - 40°C para verificar se o inversor atende a todas especificações em potência nominal;
 - 50°C para verificar se o inversor atende a todas especificações com potência de saída máxima de 75% da nominal.

As seguintes variáveis devem ser previamente estimadas antes do processo iterativo (chute inicial):

- P_d : perdas do IGBT para a frequência de comutação e potência do inversor desejada
- P_{diodo} : potência do diodo para a frequência de comutação e potência do inversor desejada
- R_{sa} : resistência térmica entre dissipador e ambiente
- T_s : temperatura do dissipador
- $T_{j,igbt}$: temperatura de junção do IGBT
- $T_{j,d}$: temperatura de junção do diodo

Com base nestes valores, aplica-se um método de solução iterativo baseado nas seguintes etapas:

1. cálculo da resistência térmica entre dissipador e ambiente através de (4.14);
2. cálculo da temperatura do dissipador através de (4.15);
3. cálculo da temperatura de junção do IGBT e do diodo através de (4.16) e (4.17);
4. cálculo das perdas do IGBT e do diodo, considerando as temperaturas de junção calculadas no passo 3, frequência de comutação empregada e potência do inversor.

As etapas do método iterativo devem ser repetidas até que o erro das perdas do diodo e do IGBT entre duas iterações seja inferior a uma tolerância desejada, ou devem parar após um número fixo de iterações.

Além disso, para serem uma possível solução para o grupo 2, os pares (f_s, L_{sink}) devem atender aos seguintes requisitos:

- A temperatura de junção dos semicondutores não deve ultrapassar 125°C, e a temperatura do dissipador não deve ultrapassar 90°C nos seguintes casos:
 - temperatura ambiente de 40°C e potência de saída nominal, na tensão de entrada de maiores perdas (normalmente 500 V)
 - temperatura ambiente de 50°C e potência de saída de 75% da nominal, na tensão de entrada de maiores perdas (normalmente 500 V)

4.6.1.5 Escolha da frequência de comutação e comprimento do dissipador

Cada par (f_s, L_{sink}) fornece diferentes perdas e custos. A frequência de comutação influencia diretamente no custo e perdas dos magnéticos, além das perdas de comutação. Já o comprimento do dissipador influencia diretamente no seu custo e nas perdas dos semicondutores, devido ao aquecimento. Os pares (f_s, L_{sink}) que atendem às especificações devem ser comparados através da metodologia de projeto proposta neste trabalho, considerando todas as perdas ponderadas e custos envolvidos. Assim, pode-se obter um par (f_s, L_{sink}) que forneça o melhor custo/benefício.

4.6.2 Etapa 6 e 7 – Obtenção das soluções e custos

4.6.2.1 Soluções de indutores que atendem às especificações

Ao escolher a seção do condutor utilizado na fabricação de indutores, deve-se normalmente considerar o espaço disponível para o condutor e as especificações de temperatura máxima, frequência de operação e número de camadas do indutor. Quando vários tipos de condutores atendem a todas as especificações, deve-se escolher o melhor dentre eles. Isso pode ser realizado através da metodologia de projeto proposta neste trabalho.

A Tabela 4.16 apresenta os condutores de cobre disponíveis para o projeto. As perdas na potência nominal foram calculadas para corrente eficaz de 14 A (3 kW), de acordo com a resistência dos condutores. As perdas ponderadas brasileiras foram calculadas considerando o fator de 0,798 da potência nominal, pois as perdas são proporcionais ao quadrado da potência de saída. A Tabela 4.16 apresenta as perdas e custo de cada condutor.

Tabela 4.14 – Cálculo de perdas dos condutores para potência nominal e ponderada

Condutor	Resistência (Ω/m)	$P_{l,100\%}$ (W/m)	$P_{l,br}$ (W/m)	Custo (U\$/m)
9 AWG	$2,6 \cdot 10^{-3}$	0,51	0,41	0,77
10 AWG	$3,3 \cdot 10^{-3}$	0,64	0,51	0,61
12 AWG	$5,2 \cdot 10^{-3}$	1,02	0,81	0,38
13 AWG	$6,6 \cdot 10^{-3}$	1,29	1,03	0,30
14 AWG	$8,3 \cdot 10^{-3}$	1,62	1,30	0,24

A Tabela 4.17 apresenta a comparação dos condutores através da metodologia de projeto. Observa-se que o condutor melhor avaliado é o 10 AWG.

Tabela 4.15 – Comparação dos condutores

Condutores comparados	CW_{12} (U\$/W)	Melhor avaliado (1 U\$/W)
9 AWG e 10 AWG	1,60	10 AWG
10 AWG e 12 AWG	0,76	10 AWG
12 AWG e 13 AWG	0,36	12 AWG
14 AWG e 13 AWG	0,22	13 AWG

Destaca-se que essa metodologia de escolha dos condutores é válida apenas se não for significativa a diferença de comprimento dos condutores quando houver uma troca dos mesmos. Além disso, todas as especificações de projeto devem ser cumpridas. Como exemplo, caso a temperatura ultrapasse algum valor especificado, deve-se utilizar um condutor de maior seção. Caso não houver espaço suficiente na janela do núcleo magnético, deve-se utilizar um condutor de menor seção. Por fim, quando houver uma redução significativa no comprimento do condutor na troca de 10 AWG para 12 AWG, por exemplo, deve-se aplicar novamente a metodologia de projeto, considerando as perdas e custo de todo o comprimento do condutor.

Com os núcleos e condutores disponíveis, obtiveram-se soluções de projetos para indutores L_1 , em função da frequência de comutação. Esses projetos são apresentados na Tabela 4.16.

Tabela 4.16 – Projetos de L_1 que atendem às especificações

f_s (kHz)	Núcleo	Indutância @ i_{max}	Espiras	Condutor	Comprimento condutor (m)	ΔT (°C)	$P_{L,100\%}$ núcleo (W)	$P_{L,100\%}$ cobre (W)
16	10216	1000 μ H	200	12 AWG	19,8	44	1,15	23,4
				10 AWG	18,7	28	1,37	14,0
20	10216	800 μ H	165	12 AWG	15,8	38	1,37	18,6
				10 AWG	15,0	25	1,54	11,2
24	10216	667 μ H	143	12 AWG	13,4	34	1,54	15,9
				10 AWG	12,4	22	1,75	9,2
28	10216	550 μ H	125	12 AWG	11,5	31	1,75	13,7
				10 AWG	11,5	21	1,75	8,8
32	10216	500 μ H	118	10 AWG	11,5	21	1,75	8,8
	7716	500 μ H	160	12 AWG	13,0	45	1,23	15,4

A partir dos projetos obtidos na Tabela 4.16, deve-se escolher um projeto mais economicamente atrativo para cada frequência de operação. A partir de seu comprimento, é possível obter o custo dos condutores. Observa-se que os custos de fabricação do indutor não são considerados, apenas os custos dos materiais. A Tabela 4.17 apresenta a comparação dos indutores obtidos para cada frequência. Através da comparação com o custo de referência de 1 U\$/W, os indutores mais viáveis são escolhidos. Os projetos de indutores escolhidos para cada frequência são destacados na tabela.

Tabela 4.17 – Comparação econômica das possibilidades de indutores para cada frequência, com destaque para indutores escolhidos

f_s (kHz)	Núcleo	Condutor	Custo núcleo (US\$)	Custo condutor (US\$)	$P_{l.br}$ núcleo (W)	$P_{l.br}$ cobre (W)	CW_{12}
16	10216	12 AWG	17,00	7,52	1,7	18,7	-
20	10216	10 AWG	17,00	11,40	2,0	11,2	1,44
		12 AWG	17,00	6,00	2,0	14,9	
24	10216	10 AWG	17,00	9,15	2,3	8,9	1,08
		12 AWG	17,00	5,09	2,3	12,7	
28	10216	10 AWG	17,00	7,56	2,6	7,3	0,89
		12 AWG	17,00	4,37	2,6	10,9	
32	10216	10 AWG	17,00	7,01	2,6	6,9	1,89
	7716	12 AWG	10,44	4,94	1,8	12,3	

Obtiveram-se também os projetos do indutor L_2 que atendem às especificações. Os núcleos do material Sendust apresentam saturação suave. A indutância para corrente de 1 A, por exemplo, é maior do que para corrente de 20 A. Esse efeito de variação da indutância em função da corrente afeta a THD da corrente de saída. Entretanto, é considerada neste projeto apenas a indutância para corrente máxima, pois a norma NBR 16149 determina que a THD deve ser medida para potência nominal. A Tabela 4.18 apresenta os valores obtidos para a indutância de L_2 em função da frequência de comutação.

Tabela 4.18 – Projetos da indutância L_2 em função da frequência

f_s (kHz)	L_1 (μ H)	C_f (μ F)	L_2 (μ H) projetado	THD % obtida (PSIM)
16	1000	4,7	135	3,97
20	800	4,7	95	3,96
24	667	4,7	75	3,83
28	550	4,7	60	4,01
32	500	4,7	50	3,89

A partir da indutância desejada, deve-se projetar o indutor físico. A Tabela 4.19 apresenta os projetos obtidos para L_2 que atendem às especificações. O MMT60S5715 é o menor núcleo disponível que atende às especificações em todas as frequências de comutação. Para as frequências de 16, 20 e 24 kHz, foi necessário utilizar o condutor 12 AWG para obter

camada simples. Nas frequências de 28 e 32 kHz, pôde-se utilizar o 10 AWG, sem aumento significativo no comprimento do condutor. Na frequência de 32 kHz, é possível utilizar 3 núcleos MMT25S3611 empilhados, que apresentam menor custo total e menores perdas no cobre do que com um único MMT60S5715.

Tabela 4.19 – Projetos de L_2 que atendem às especificações

f_s (kHz)	Núcleo	Indutância @ i_{max}	Espiras	Condutor	Comprimento condutor (m)	ΔT (°C)	$P_{L,100\%}$ cobre (W)
16	5715	135 μ H	33	12 AWG	2,4	17	2,75
20	5715	95 μ H	28	12 AWG	2,0	12	2,34
24	5715	75 μ H	25	12 AWG	1,8	12	2,00
28	5715	60 μ H	22	10 AWG	1,6	8	1,18
32	5715	50 μ H	20	10 AWG	1,5	7	1,08
	3×3611	50 μ H	14	10 AWG	1,3	4	0,94

Não foi possível obter as perdas do núcleo do indutor L_2 , pois o software de projeto de indutores da fabricante Micrometals-Arnold não apresenta aplicação semelhante a esse indutor. Assim, apenas as perdas no cobre são consideradas para aplicação da metodologia de projeto.

A partir desses dados, obtém-se uma tabela com as perdas e custo do indutor para cada frequência de comutação. Os resultados são apresentados na Tabela 4.20.

Tabela 4.20 – Custos e perdas de L_2 para cada frequência de comutação

f_s (kHz)	Núcleo	Condutor	Custo núcleo (U\$)	Custo condutor (U\$)	$P_{L,br}$ cobre (W)
16	5715	12 AWG	3,86	0,91	2,19
20	5715	12 AWG	3,86	0,76	1,87
24	5715	12 AWG	3,86	0,68	1,60
28	5715	10 AWG	3,86	0,97	0,94
32	3 × 3611	10 AWG	3,69	0,79	0,75

4.6.2.2 Soluções de frequência de comutação e comprimento de dissipador que atendem às especificações

Adotou-se uma faixa de frequências de comutação e comprimentos de dissipador para o projeto. Os valores utilizados são:

- Frequências de comutação (kHz): 16, 20, 24, 28, 32
- Comprimentos de dissipador (cm): 10, 11, 12, ..., 30

O número de possíveis soluções é $5 \times 21 = 105$. É necessário avaliar quais soluções atendem às especificações mínimas.

Através da análise de perdas no software desenvolvido em Matlab, concluiu-se que é possível atingir a todas as especificações com frequência de 16 kHz e comprimento de dissipador maior do que 21 cm. Frequências de comutação superiores a 16 kHz ou comprimentos de dissipador menores do que 21 cm resultam em temperatura do IGBT acima de 125°C no pior caso, que é a tensão de entrada de 500 V, temperatura ambiente de 40°C e potência nominal. A Tabela 4.21 apresenta as temperaturas resultantes para os comprimentos de dissipador de 21 cm e de 30 cm (máximo) e frequência de comutação de 16 kHz.

Tabela 4.21 – Temperatura estimada da junção dos semicondutores e dissipador para o caso de maiores perdas – Tensão de entrada de 500 V, Temperatura ambiente de 40°C e Potência nominal

Solução	Temperatura de junção do IGBT	Temperatura de junção do diodo	Temperatura do dissipador
$f_s = 16$ kHz $L_{sink} = 21$ cm	124,9 °C	97,7 °C	76,3 °C
$f_s = 16$ kHz $L_{sink} = 30$ cm	119,2 °C	92,4 °C	71,2 °C

A metodologia de comparação de soluções proposta neste trabalho avalia apenas a **diferença** de custos entre soluções. Os custos das soluções obtidas diferem entre si apenas no comprimento do dissipador, pois todos os outros componentes do circuito permanecem idênticos. A diferença de custos entre as soluções é igual à diferença de custo do dissipador.

Considerando que a solução com comprimento de dissipador de 21 cm apresenta custo comparativo nulo, o custo soluções é dado por:

$$\text{Custo}_{\text{soluções}} (U\$) = \text{Custo}_{100\text{mm}} \frac{(L_{\text{sink}}(\text{cm}) - 21 \text{ cm})}{10} \quad (4.19)$$

Tendo a solução de 21 cm custo comparativo nulo, a solução de 30 cm apresenta custo comparativo de U\$ 6,67. As outras soluções apresentam custos intermediários.

4.6.3 Etapa 8 – Cálculo das perdas ponderadas totais

As perdas ponderadas das soluções são obtidas para os valores nominais de temperatura ambiente e tensão de barramento CC (25°C, 400V). As perdas ponderadas das soluções diferem entre si apenas nas perdas do estágio de alta frequência, pois é utilizado o mesmo indutor L_1 e L_2 em todas as soluções. A diferença de perdas entre as soluções é devido à diferença de temperatura do IGBT e do diodo. As perdas ponderadas brasileiras são apresentadas na Tabela 4.22.

Tabela 4.22 – Perdas ponderadas das soluções do Grupo 2

Comprimento do dissipador	P_{LBR} EAF IGBT + Diodo	P_{LBR} Indutor L_1	P_{LBR} Indutor L_2	P_{LBR} totais
21 cm	32,37 W	20,38 W	2,19 W	54,94
22 cm	32,34 W	20,38 W	2,19 W	54,91
23 cm	32,31 W	20,38 W	2,19 W	54,88
24 cm	32,29 W	20,38 W	2,19 W	54,86
25 cm	32,26 W	20,38 W	2,19 W	54,83
26 cm	32,24 W	20,38 W	2,19 W	54,81
27 cm	32,22 W	20,38 W	2,19 W	54,79
28 cm	32,19 W	20,38 W	2,19 W	54,76
29 cm	32,17 W	20,38 W	2,19 W	54,74
30 cm	32,15 W	20,38 W	2,19 W	54,72

4.6.4 Etapa 9 – Comparação das soluções obtidas

A comparação das soluções é realizada aqui através de um gráfico. A Figura 4.18 apresenta as perdas em função do custo comparado das soluções. Os custo e perdas de cada solução (21 cm a 30 cm) são representados por um ponto no gráfico. A partir desses pontos, são traçadas retas (r_{21} a r_{30}) que representam a variação de 1 U\$/W (ou 1 W/U\$) em torno de cada solução. Para a solução com dissipador de 21 cm, por exemplo, é vantajoso utilizar outra solução caso o ponto (custo, perdas) dessa solução esteja abaixo da reta r_{21} . Se esse ponto estiver acima da reta r_{21} , então a solução de 21 cm é mais vantajosa.

Na Figura 4.18, observa-se que todas as soluções maiores do que 21 cm estão acima da reta r_{21} . Dessa forma, a solução de melhor custo-benefício é a de dissipador de 21 cm.




Figura 4.18 – Comparação das soluções do grupo 2

4.6.5 Etapa 10 – Classificação das soluções

Através da análise da Figura 4.18, obtém-se a seguinte classificação de soluções:

- 1º lugar: frequência de comutação de 16 kHz, dissipador de 21 cm;
- 2º lugar: frequência de comutação de 16 kHz, dissipador de 22 cm;

- ...
- 1º lugar: frequência de comutação de 16 kHz, dissipador de (20+i) cm;
- ...
- 10º lugar: frequência de comutação de 16 kHz, dissipador de 30 cm.

4.7 Projeto do Grupo 3 – EBF e dissipador do EBF

4.7.1 Etapa 5 – Determinação do método de projeto

O grupo 3 é composto pelo Estágio de Baixa Frequência (EBF) e seu dissipador. As perdas de condução das chaves semicondutoras podem ser calculadas de acordo com o método apresentado na Seção 4.6.1.1. As perdas podem ser calculadas iterativamente de acordo com a Seção 4.6.1.4, em função do tamanho do dissipador. Entretanto, neste exemplo de projeto, observou-se que as perdas do Estágio de Baixa Frequência não são significativamente dependentes da temperatura de junção dos semicondutores. Por esse motivo, a metodologia de projeto pode ser simplificada, resultando nas seguintes etapas:

1. cálculo das perdas ponderadas de cada modelo de IGBT, considerando uma temperatura média de operação;
2. projeto do dissipador para cada modelo de IGBT, para que as especificações de temperatura sejam atingidas;
3. comparação dos projetos obtidos a fim de escolher o IGBT e dissipador empregado.

O circuito térmico do estágio de baixa frequência é equivalente ao da Figura 4.19, onde P_{LF} são as perdas totais do estágio. Como os quatro IGBTs apresentam as mesmas perdas, então a resistência térmica equivalente entre junção e dissipador é 1/4 da resistência térmica de cada IGBT.




Figura 4.19 – Circuito térmico do estágio de baixa frequência

Caso a temperatura dos semicondutores for sempre inferior a 125°C, o tamanho do dissipador pode ser calculado a partir das seguintes equações:

$$R_{sa.max} = \frac{T_s - T_a}{P_d + P_{igbt}} \quad (4.20)$$

$$L_{sink}(cm) = 10 \left\{ \left(\frac{R_{s.100mm}}{R_{sa.max}} \right) \left[1 + \left(\frac{75^\circ C - T_s + T_a}{130^\circ C} \right)^{1,35} \right] \right\}^{\frac{1}{0,47}} \quad (4.21)$$

onde T_s é a temperatura do dissipador máxima (90°C) para duas situações:

- $T_a = 40^\circ C$ e inversor operando na potência nominal;
- $T_a = 50^\circ C$ e inversor operando em 75% da potência nominal.

O maior comprimento obtido nos dois casos deve ser escolhido. Se a temperatura de junção dos semicondutores for maior do que 125°C, então deve-se utilizar um maior comprimento do dissipador, a fim de reduzir essa temperatura.

O custo do dissipador é calculado através de (4.18).

4.7.2 Etapas 6, 7 e 8 – Obtenção de soluções, custos e perdas ponderadas para o grupo

Os dois IGBTs possíveis de serem utilizados são o IRGP4063D, com tensão de bloqueio de 600 V, e o IRG4PF50WD, com tensão de bloqueio de 900 V. O IRG4PF50WD apresenta menor custo, mas maiores perdas de condução. Essas perdas adicionais interferem no tamanho do dissipador, aumentando os seus custos.

As perdas de condução dessas duas soluções foram calculadas para temperatura de junção de 25°C e de 120°C. Os resultados são apresentados na Tabela 4.23, onde $P_{l,BR}$ são as perdas ponderadas pela eficiência brasileira. Observa-se que o IRGP4063D apresenta variação de perdas ponderadas de 2,3% de 25°C a 120°C, enquanto o IRG4PF50W apresenta variação de perdas de 9,77% entre essas temperaturas.

Tabela 4.23 – Perdas de condução do IRGP4063D e do IRG4PF50WD no EBF

Componente	Potência de saída (%)						P_{LBR}
	10%	20%	30%	50%	75%	100%	
IRGP4063D $T_j = 25^\circ\text{C}$	2,16	3,92	6,44	12,39	20,22	28,88	27,15
IRGP4063D $T_j = 120^\circ\text{C}$	1,96	3,63	6,12	12,22	20,60	30,18	27,78
IRG4PF50WD $T_j = 25^\circ\text{C}$	3,82	6,96	11,47	22,00	35,25	49,43	47,04
IRG4PF50WD $T_j = 120^\circ\text{C}$	3,27	6,01	9,93	19,3	31,64	45,27	42,44

O comprimento mínimo do dissipador para atender às especificações é apresentado na Tabela 4.24, sendo grifado o valor empregado.

Tabela 4.24 – Comprimento mínimo e custo do dissipador das soluções do grupo 3

Solução	L_{sink} mínimo $T_a = 40^\circ\text{C}$	L_{sink} mínimo $T_a = 50^\circ\text{C}$	$T_{j,igbt}$ máximo	Custo do dissipador
	Potência 100%	Potência 75%		
IRGP4063D	5,2 cm	4,2 cm	102°C	U\$3,85
IRG4PF50WD	12,3 cm	10,4 cm	106°C	U\$9,11

4.7.3 Etapas 9 e 10 – Comparação e classificação das soluções obtidas

As duas soluções avaliadas para o grupo 3 são comparadas na Tabela 4.25. A solução com o IGBT IRP4063 apresenta menores custos e menores perdas do que a outra. Por isso, é a solução escolhida.

Tabela 4.25 – Comparação das soluções do grupo 3

Solução	Custos comparativos totais (U\$)	Perdas ponderadas totais (W)
IRGP4063D	U\$23,73	27,5 W
IRG4PF50WD	U\$26,55	43,0 W

4.8 Estimativa de perdas e custos do inversor

A frequência de comutação escolhida para o inversor é de 16 kHz. A partir do projeto realizado, podem-se estimar as perdas totais e rendimento do inversor. A Tabela 4.26 apresenta as perdas estimadas de cada componente do inversor, em função da porcentagem da potência de saída. As perdas na resistência de amortecimento foram estimadas em 3 W para potências de 75% e 100%, 2 W para potências de 30% e 50% e 1,35 W para 10% e 20% da nominal. Destaca-se que este projeto não abordou outras perdas do circuito: circuitos de instrumentação, circuitos de controle, proteção, relés, filtro de EMI, etc.

Tabela 4.26 – Estimativa de perdas nos componentes do inversor

Componente	Potência de saída (%)						$P_{l.br}$
	10%	20%	30%	50%	75%	100%	
Capacitância do barramento							
Perdas resistivas totais (W)	1,67	1,87	2,21	3,31	5,46	8,46	8,00
IGBT – EAF (W)	2,77	4,25	6,25	11,15	18,55	27,19	25,45
Diodo – EAF (W)	0,66	1,11	1,65	2,93	4,91	7,44	6,83
Indutor L_1 – perdas (W)	1,38	2,09	3,26	7,00	14,31	24,55	20,49
EBF (soma dos IGBTs) (W)	1,96	3,63	6,13	12,22	20,60	30,18	27,78
Resistência de amortecimento (W)	1,35	1,35	2,00	2,00	3,00	3,00	3,87
Indutor L_2 – perdas (W)	0,03	0,11	0,25	0,69	1,55	2,75	2,19
Perdas totais (W)	9,81	14,41	21,74	39,30	68,38	103,57	94,62
Rendimento (%)	96,73	97,60	97,58	97,38	96,96	96,55	96,85

A Figura 4.20 apresenta a distribuição das perdas ponderadas para diferentes partes do conversor. Verifica-se que a maior parte das perdas concentra-se no IGBT do estágio de alta frequência, no Estágio de Baixa Frequência e no indutor L_1 . Pode ser possível reduzir essas perdas com a adoção de chaves semicondutoras com menores perdas de condução e comutação, como MOSFETs do tipo CoolMOS. Assim, é possível aumentar a frequência de comutação e utilizar um indutor de menores perdas.




Figura 4.20 – Distribuição da estimativa das perdas ponderadas para as diferentes partes do inversor

A partir da Tabela 4.26, elaborou-se um gráfico do rendimento estimado do conversor em função da potência, mostrado na Figura 4.21. O rendimento máximo estimado é de 97,6%, obtido em 20% da potência máxima, enquanto o rendimento brasileiro ponderado estimado é de 96,85%.




Figura 4.21 – Curva de rendimento estimado do inversor, para tensão de barramento de 400 V

Realizou-se também uma estimativa de custos do estágio de potência do inversor fotovoltaico projetado. Foi incluído no custo do estágio de alta frequência o *driver* IR2213,

com preço unitário de U\$ 4,35 (1000 unidades, Digikey, novembro de 2013). Foi também incluído no custo do estágio de baixa frequência dois *drivers* IR2113, com preço unitário de U\$ 1,30 (1000 unidades, Digikey, novembro de 2013). Os custos de fabricação dos indutores não foram considerados, apenas os custos do núcleo magnético e cobre. A Tabela 4.27 apresenta as estimativas de custo realizadas.

Tabela 4.27 – Estimativa de custos dos componentes do estágio de potência

Componente	Custo (U\$)
Barramento CC	41,44
Estágio de alta frequência	18,17
Dissipador EAF	15,56
Indutor L_1	24,52
Estágio de baixa frequência	22,48
Dissipador EBF	3,85
Capacitor C_f	1,27
Indutor L_2	4,77
Total	132,07

A Figura 4.22 apresenta distribuição de custos dos diferentes componentes do estágio de potência do inversor. Observa-se que a maior parcela do custo concentra-se nos componentes passivos, principalmente os capacitores do barramento CC e o indutor L_1 . A redução do custo da capacitância do barramento é possível empregando capacitores mais baratos, desde que a vida útil não seja comprometida. Já a redução do custo do indutor é possível caso for permitido aumento da ondulação de corrente, utilização de materiais magnéticos mais baratos ou aumento da frequência de comutação.

O estágio de baixa frequência representa 17% do total dos custos, mas essa parcela poderia ser reduzida caso fossem empregados IGBTs de menor custo, como FGA30N60LSDTU, que apresenta custo unitário de U\$ 2,30 (1000 unidades, Digikey, novembro de 2013) e perdas de condução inferiores às do IRGP4063, o que reduziria pela metade o custo do estágio de baixa frequência.




Figura 4.22 – Estimativa da distribuição de custos das diferentes partes do inversor projetado

4.9 Conclusões do capítulo

A metodologia proposta busca obter um projeto de inversor fotovoltaico economicamente mais atrativo a clientes e fabricantes, utilizando os componentes disponíveis. Observa-se que os custos desses componentes são variáveis ao longo do tempo, devido a questões mercadológicas. Ademais, adotando-se outro valor de referência de custo/watt (CW_{ref}), estratégia de formação de preço ou outro tipo de perdas ponderadas, os resultados também tornam-se diferentes dos obtidos.

Entretanto, observou-se que é possível projetar independentemente algumas partes do circuito, como a capacitância do barramento e o filtro LCL em função da frequência. Isso permite que a metodologia de projeto seja aplicada mesmo depois de um produto estar pronto, para analisar a viabilidade financeira da troca de um componente por outro.

5 VALIDAÇÃO EXPERIMENTAL DAS PERDAS DO INVERSOR

Um protótipo foi desenvolvido para comprovar experimentalmente as perdas estimadas para o exemplo de projeto do Capítulo 4. O esquemático do protótipo do Inversor Buck é apresentado na Figura 5.1, juntamente com o diagrama de blocos do sistema de geração dos pulsos de comando.

A razão cíclica das chaves semicondutoras é gerada em malha aberta, uma vez que o objetivo deste protótipo é o de medir as perdas do circuito. A tensão da rede elétrica é medida e, empregando-se uma técnica de sincronismo do tipo PLL (*Phase Locked Loop*), a razão cíclica da chave semicondutora S_1 é gerada. As chaves semicondutoras T_1 , T_2 , T_3 e T_4 operam em baixa frequência, de acordo com o cruzamento por zero da variável de saída da PLL. A carga utilizada na saída é uma resistência em paralelo com uma capacitância de 1,5 μF . A resistência de saída é configurada de acordo com a potência de saída do inversor. As características do protótipo desenvolvido são apresentadas na Tabela 5.1.




Figura 5.1 – Esquemático do circuito de potência e esquema de acionamento das chaves

Tabela 5.1 – Componentes empregados no protótipo

Parâmetro	Valores utilizados
Barramento CC (C_{dc})	4 capacitores B43305A9108M e resistências de acordo com Configuração 3 da Seção 4.5.2.
EAF (S_1 e D_1)	IGBT IRG4PF50W e Diodo SiC C4D15120
Dissipador EAF	Dissipador HS 11450, fabricante HS Dissipadores Comprimento: 21 cm. Res. térmica: 1,0 °C/W
Snubber C_{s1} e R_{s1}	100 nF e 10 Ω
Indutância L_1	Indutor L_1 projetado para frequência de comutação de 16 kHz na Seção 4.6.1.2.
Estágio de Baixa Frequência	4 IGBTs IRGP4063D
Dissipador EBF	Dissipador HS 11450, fabricante HS Dissipadores Comprimento: 5,5 cm.
Capacitância C_{f1}	1,5 μ F + 1 μ F = 2,5 μ F (capacitores de poliéster)
Resistência R_{f1}	4,7 Ω 4,7 Ω = 2,35 Ω
Capacitância C_{f2}	2,2 μ F (capacitor de poliéster)
Indutância L_2	Indutor L_2 projetado para frequência de comutação de 16 kHz na Seção 4.6.1.2.
Capacitância de saída C_o	1,5 μ F para medição de perdas do inversor 10 μ F para medição de THD da corrente de saída
Resistência de carga R_o	Resistência ajustável de acordo com potência de saída
Frequência de comutação (f_s)	16 kHz
Tensão de saída	220 V RMS

Uma foto do protótipo desenvolvido é mostrada na Figura 5.2. Algumas considerações importantes sobre o protótipo montado:

- O indutor L_1 foi inserido em uma caixa de aço, a fim de atenuar o ruído elétrico, causado por variações de tensão (dv/dt), e reduzir o ruído magnético, causado por variações de corrente (di/dt).
- O capacitor C_f é formado por três capacitores conectados em paralelo: um de 1 μ F, um 1,5 μ F e outro de 2,2 μ F. Dois resistores de 4,7 Ω em paralelo foram conectados em série com os capacitores de 1 μ F e 1,5 μ F para formarem uma resistência de amortecimento do filtro LCL.

- Foram inseridos na placa do EAF capacitores supressores de ruído, resistores para amortecimento e um indutor de $10 \mu\text{H}$, a fim de reduzir o ruído acima de 150 kHz produzido pelo estágio de alta frequência. Esses componentes não apresentam perdas expressivas em relação aos outros componentes do circuito, por isso não interferem significativamente nas perdas totais do circuito.
- A medição da tensão da rede elétrica (v_g) é realizada de maneira isolada, por um transformador de baixa frequência.
- Para a implementação do algoritmo de sincronismo e a geração da modulação, foi utilizado o kit de desenvolvimento EZDSP F28335, da fabricante Spectrum, que emprega o processador digital de sinais (DSP) de 32 bits e ponto flutuante TMS325F28335 da Texas Instruments.
- Todas as saídas PWM foram isoladas por acoplador óptico para redução do ruído no circuito de controle. Os *gate drivers* para acionamento dos interruptores PWM são: *driver* isolado ACPL-339J para o estágio de alta frequência e *driver bootstrap* IR2113 para o estágio de baixa frequência.
- Fontes CC lineares foram utilizadas para a alimentação dos circuitos de controle, com exceção do kit DSP, que apresenta alimentação com fonte chaveada.
- A medição da tensão do barramento CC (v_{dc}) é realizada de forma isolada por acoplador óptico. Essa medição apresenta função de incluir uma proteção adicional ao protótipo desenvolvido. O controle da tensão do barramento CC não foi empregado na análise das perdas.
- A medição da corrente de saída do estágio de baixa frequência (i_1) é realizada pelo sensor LA-55P, da fabricante LEM. Essa medição apresenta função de incluir uma proteção adicional ao protótipo desenvolvido, entretanto não foi utilizada para o análise de perdas.

O aparato experimental empregado para análise das perdas do inversor é apresentado na Figura 5.3. As perdas dos componentes do inversor foram medidas para diferentes potências de saída. A fonte CC de potência, da fabricante Tectrol, apresenta tensão máxima de 400 V e corrente máxima de 15 A . A tensão de 400 V foi utilizada para análise das perdas do inversor. O analisador de potência WT 1600, da marca Yokogawa, foi utilizado para obter a eficiência do inversor.




Figura 5.2 – Foto do protótipo experimental implementado.




Figura 5.3 – Aparato experimental empregado para teste da eficiência do inversor projetado

Para medição da temperatura dos semicondutores e do dissipador do Estágio de Alta Frequência, foi utilizada uma placa diferente da apresentada na Figura 5.2. A nova placa apresenta cortes para visualização da temperatura dos semicondutores e do dissipador próximo ao IGBT. Além disso, as aletas do dissipador foram deixadas em posição vertical, para permitir uma maior eficiência na refrigeração natural. Uma foto desta placa é mostrada na Figura 5.4.




Figura 5.4 – Estágio de Alta Frequência

É importante destacar que não foi possível empregar uma fonte CC de potência para medir as perdas por operação fora do ponto de máxima potência, pois essa fonte não simula o modelo elétrico de sistemas fotovoltaicos. Por esse motivo, as perdas por operação fora do ponto de máxima potência foram medidas utilizando um arranjo série de 14 módulos fotovoltaicos TPB156x156-60-P de 235W, da marca Sun-Earth, instalado junto ao laboratório do Grupo de Eletrônica de Potência e Controle (GEPOC) da UFSM.

5.1 Medida da distorção harmônica total da corrente de saída

Para a medição da distorção harmônica total (THD) da corrente de saída do inversor, conectou-se o arranjo série de 14 módulos fotovoltaicos aos terminais CC do inversor e uma

carga resistiva ajustável junto aos terminais CA de saída. Uma capacitância de 10 μF foi conectada em paralelo com o resistor de carga para tornar o comportamento da saída CA do inversor mais próximo ao de uma fonte de tensão ideal.

O resultado da distorção harmônica total (THD) da corrente de saída foi obtido utilizando-se o medidor Yokogawa WT1600, considerando-se a operação em 93% da potência nominal de saída. A potência de 93% da nominal foi a máxima potência extraída do arranjo fotovoltaico no momento em que foi realizada a medição. As formas de onda de tensão e corrente medidas são apresentadas na Figura 5.5. Obtiveram-se os seguintes resultados:

- Componente fundamental da corrente: 18 A (pico);
- THD de corrente: 6%;
- Harmônica de corrente em 180 Hz: 0,86 A de pico, o que equivale a 4,8% da componente fundamental.

Observa-se que a THD medida para a corrente de saída é superior ao máximo permitido pela NBR 16149, que delimita a THD máxima em 5%.

A harmônica que mais contribui para a THD medida ocorre na frequência 180 Hz. Essa componente harmônica é originada pela soma das frequências da componente de tensão de 120 Hz do barramento CC e a da modulação do inversor, de 60 Hz. Contudo, essa componente poderia ser significativamente reduzida empregando-se uma adequada lei de controle da corrente de saída. Caso essa harmônica fosse completamente eliminada, a THD resultante seria $\sqrt{6^2 - 4,8^2} = 3,6\%$, o que estaria de acordo com a exigência da norma NBR 16149.




Figura 5.5 – Medição da THD da corrente de saída: corrente (azul) e tensão (violeta) de saída

5.2 Medidas de temperatura do inversor

Com o objetivo de validar os projetos térmicos, foram realizadas medições de temperatura dos semicondutores e dissipadores do inversor em diversas potências. Para isso, foi utilizada a câmera termográfica VT02, da Fluke. A Figura 5.6 apresenta as imagens térmicas dos semicondutores e dissipador do Estágio de Alta Frequência e do dissipador do Estágio de Baixa Frequência para potência de saída de 50% da nominal e tensão de barramento CC de 500 V. A Figura 5.7 apresenta os mesmos resultados para potência nominal. A temperatura ambiente, no momento das medições, oscilou entre 24,7°C e 25,5°C.




Figura 5.6 – Temperatura (a) dos semicondutores e dissipador do Estágio de Alta Frequência e (b) do dissipador do Estágio de Baixa Frequência para inversor operando com potência 50% da nominal




Figura 5.7 – Temperatura (a) dos semicondutores e dissipador do Estágio de Alta Frequência e (b) do dissipador do Estágio de Baixa Frequência para inversor operando com potência nominal

A Figura 5.8 apresenta um gráfico com as temperaturas do Estágio de Alta Frequência medidas com a câmera termográfica para 10%, 20%, 30%, 50%, 75% e 100% da potência nominal do inversor. Os valores obtidos através do software desenvolvido em Matlab também são apresentados. Os erros máximos das temperaturas em relação ao projeto, considerando temperatura ambiente de 25°C, são:

- Dissipador do EAF: 7,41% para 20% da potência nominal e 5,93% para nominal.
- Temperatura de junção do IGBT: 13,58% para 10% da potência nominal e 9,32% para nominal.
- Temperatura de junção do diodo: 12,5% para 10% da potência nominal e 2% para nominal.




Figura 5.8 – Temperatura projetada e medida do dissipador e semicondutores do Estágio de Alta Frequência para diversas potências de operação do inversor

A Figura 5.9 apresenta a temperatura medida e projetada para o dissipador do Estágio de Alta Frequência. O erro máximo obtido é de 20,7%, para potência nominal. Esse erro pode ser causado por uma redução da resistência térmica do dissipador maior do que a prevista no catálogo do fabricante, devido ao aumento de diferença de temperatura entre dissipador e ambiente.




Figura 5.9 – Temperatura projetada e medida do dissipador do Estágio de Baixa Frequência para diversas potências de operação do inversor

5.3 Medida da eficiência do inversor

5.3.1 Perdas nos componentes

Obtiveram-se as perdas dos componentes do estágio de alta frequência e do estágio de baixa frequência em função da potência de operação do inversor. Não foi possível obter as perdas de outros componentes do inversor, devido à elevada presença de componentes de alta frequência, que resultam em erros no equipamento disponível no laboratório para medição de potência. Além disso, também não foi possível estimar as perdas desses componentes através da sua temperatura de operação, devido ao desconhecimento da sua resistência térmica.

As perdas dos componentes do EAF foram estimadas a partir da diferença de temperatura entre o ponto quente dos componentes e a temperatura do dissipador, dividida pela resistência térmica. As temperaturas utilizadas para as estimativas são as apresentadas na Figura 5.8. A resistência térmica entre junção do IGBT e dissipador é de $1,65 \text{ }^\circ\text{C/W}$, enquanto a do diodo é de $2 \text{ }^\circ\text{C/W}$. A Figura 5.10 apresenta as perdas projetadas e as estimadas pela temperatura para os componentes do EAF.

As perdas do EBF foram medidas diretamente através do medidor de potência Yokogawa WT1600. Essas perdas são apresentadas na Figura 5.11.




Figura 5.10 – Estimativa das perdas do EAF medidas pela diferença de temperatura entre os componentes e o dissipador




Figura 5.11 – Perdas do EBF medidas pelo medidor de potência Yokogawa WT1600

A Tabela 5.2 apresenta as perdas ponderadas dos componentes do EAF e do EBF. Também são apresentados os erros entre os valores projetados e os estimados empregando a medida da temperatura do dissipador. As perdas ponderadas projetadas para o diodo do EBF apresenta erro de 2,12% em relação às estimadas pela temperatura, o que pode ser considerado insignificante. O erro das perdas ponderadas do EBF é de 1,03%, o que também pode ser considerado insignificante.

Tabela 5.2 – Perdas projetadas e estimadas (ou medidas) do EAF e EBF

Componente	Potência de saída (% da nominal)						Ponderação brasileira
	10%	20%	30%	50%	75%	100%	
IGBT – perdas projetadas (W)	2,77	4,25	6,25	11,14	18,55	27,18	25,45 W
IGBT – perdas estimadas pela temperatura (W)	2,24	4,48	6,79	11,94	19,82	30,79	27,90 W
IGBT – erro entre perdas estimadas e projetadas (%)	19,05	5,53	8,61	7,18	6,84	13,27	9,49%
Diodo – perdas projetadas (W)	0,66	1,11	1,64	2,93	4,91	7,43	6,83 W
Diodo – perdas estimadas pela temperatura (W)	0,45	1,05	1,50	2,90	4,85	7,35	6,69 W
Diodo – erro entre perdas estimadas e projetadas (%)	31,82	5,41	8,54	1,02	1,22	1,08	2,12%
EBF – perdas projetadas (W)	1,96	3,63	6,13	12,22	20,60	30,18	27,78 W
EBF – perdas estimadas pela temperatura (W)	1,35	3,36	5,94	10,50	20,25	31,50	27,68 W
EBF – erro entre perdas estimadas e projetadas (%)	31,02	7,53	3,03	14,05	1,72	4,37	1,03%

O erro das perdas ponderadas do IGBT do EAF é de 9,49%. Esse erro tem diversas causas, descritas a seguir:

- Observou-se que a tensão de condução do IGBT empregado é de, em média, 5,5% superior à obtida no *datasheet*.
- Verificou-se que a energia de *turn-on* do IGBT empregada no projeto é cerca de 20% inferior àquela empregada no ensaio;
- Os elementos parasitas do circuito não foram incluídos nos ensaios dos componentes, mas influenciam nas perdas de comutação.

Com a correção das tensões de condução e energias de comutação, além da utilização de melhores técnicas de layout para mitigação dos elementos parasitas, é possível reduzir o erro entre as perdas projetadas e medidas para o IGBT. Dessa forma, é possível estimar as suas perdas com erro insignificante.

5.3.2 Comparação entre perdas por operação fora do ponto de máxima potência simuladas e experimentais

Realizou-se uma comparação entre as perdas por operação fora do ponto de máxima potência (perdas do MPP) simuladas e medidas experimentalmente. O teste foi realizado com uma série de 14 módulos fotovoltaicos.

A medição das perdas do MPP foi baseada nas seguintes premissas:

- a modulação do inversor em 60 Hz do inversor monofásico gera uma ondulação de tensão de 120 Hz no barramento CC;
- a ondulação de tensão de 120 Hz no barramento CC gera uma ondulação de 240 Hz de potência fotovoltaica em torno do ponto de máxima potência, cujo efeito é apresentado na Figura 5.12;
- em torno do ponto de máxima potência, o valor de pico da ondulação de 240 Hz é a potência máxima do arranjo fotovoltaico, enquanto o valor médio é a potência realmente obtida;
- a diferença entre o valor de pico e o valor médio da potência são as perdas por operação fora do ponto de máxima potência, apresentado na Figura 5.13.




Figura 5.12 – Geração da ondulação de 240 Hz na potência extraída de arranjos fotovoltaicos em torno do ponto de máxima potência




Figura 5.13 – Obtenção das perdas por operação fora do ponto de máxima potência

Resultados obtidos em torno do ponto de máxima potência na potência nominal do sistema fotovoltaico são mostrados na Figura 5.14. A tensão (violeta) e a corrente (azul) apresentam frequência de 120 Hz, enquanto a potência fotovoltaica (vermelho) apresenta ondulação de 240 Hz. A tensão e a corrente são medidas empregando acoplamento CA no osciloscópio. A potência é gerada matematicamente pela multiplicação dessas formas de onda. Devido aos efeitos da multiplicação das formas de onda alternadas, a potência de pico resultante é de 0 W. O valor médio da potência (-12,42 W) são as perdas por operação fora do ponto de máxima potência.




Figura 5.14 – Componente CA da corrente, tensão e potência extraída da série fotovoltaica – potência nominal

Para este ensaio foram obtidos resultados experimentais apenas para os percentuais de potências de 50%, 75% e 100% da nominal. Resultados para valores menores de potência não foram obtidos porque resultaram em perdas de MPPT insignificantes. Resultados de simulação também foram obtidos nas mesmas condições dos resultados experimentais. A comparação entre resultados experimentais e de simulação é apresentada na Tabela 5.3. O erro máximo obtido é de 3,9%, o que comprova que as simulações estimam com boa precisão estas perdas.

Tabela 5.3 – Resultados experimentais comparados com simulação das perdas do MPP

Valores obtidos	Potência fotovoltaica (% da nominal)		
	50%	75%	100%
Tensão do MPP – experimental (V)	377	360	356
Tensão de circuito aberto – experimental (V)	460	460	454
Perdas do MPP – experimental (W)	0,96	3,97	12,40
Perdas do MPP – simulação ¹ (W)	0,97	4,13	12,54
Erro entre resultados experimentais e simulação	-1,0%	-3,9%	-1,1%

¹ Realizada com as mesmas condições de ensaio dos resultados experimentais

5.3.3 Comparação da eficiência medida com a estimada no projeto

A comparação entre a eficiência estimada no projeto e a medida experimentalmente é apresentada na Figura 5.15. Os valores numéricos das eficiências encontram-se na Tabela 5.4, juntamente com o erro entre as perdas ponderadas estimadas e obtidas experimentalmente para a ponderação brasileira. Os resultados foram obtidos de formas distintas, como segue:

- estimadas no projeto, conforme apresentado na Seção 4.8;
- medidas experimentalmente, com a utilização de fonte de tensão de 400 V na entrada CC. Um indutor (choque) foi empregado entre a fonte CC e o inversor para desacoplamento das componentes harmônicas de alta frequência.

Observa-se que o erro obtido entre as perdas ponderadas estimadas e experimentais é de 3,5%, que pode ser considerado insignificante para esta aplicação. Desta forma, considera-se validada a estimativa de perdas empregada no projeto-exemplo do capítulo 4.

Tabela 5.4 – Eficiência estimada no projeto e as medidas experimentalmente

Eficiência	Eficiência						
	$\eta_{10\%}$	$\eta_{20\%}$	$\eta_{30\%}$	$\eta_{50\%}$	$\eta_{75\%}$	$\eta_{100\%}$	η_{br}
Projetada	96,73%	97,60%	97,58%	97,38%	96,96%	96,55%	96,85%
Experimental ¹	96,90%	97,58%	97,66%	97,43%	96,95%	96,30%	96,74%

¹ Medida com fonte CC de 400 V




Figura 5.15 – Comparação entre eficiência estimada no projeto e medida

5.4 Conclusões do capítulo

O protótipo construído permitiu validar os métodos empregados na metodologia de projeto para estimar as perdas do inversor. Considerando-se a ponderação brasileira, o erro entre as perdas totais calculadas e medidas foi de 3,5%, que é considerado insignificante nesta aplicação. Dessa forma, comprovou-se que o método empregado para estimar as perdas foi adequado.

Para o IGBT do Estágio de Alta Frequência, as perdas medidas experimentalmente na potência nominal foram 13,27% superiores às projetadas. Essa diferença pode ocasionar um sobreaquecimento ou eventual falha no componente, caso não seja adotado um coeficiente de segurança. Por isso, é desejável buscar um método que possibilite estimar essas perdas com maior precisão.

Por fim, destaca-se que foram também medidas as perdas para operação fora do ponto de máxima potência. Essas perdas são dependentes da tensão de circuito aberto, tensão de máxima potência e formato da curva tensão e corrente do arranjo fotovoltaico. Comparando-

se os resultados experimentais com resultados de simulação, nas mesmas condições, obteve-se um erro máximo de 4%, que é insignificante para esta aplicação. Desta forma, validou-se o método proposto para estimar essas perdas.

6 CONCLUSÕES

Este trabalho apresentou uma metodologia para comparação e projeto de inversores fotovoltaicos que visa à redução do custo da energia gerada por sistemas fotovoltaicos. Verificou-se que inversores projetados com custo minimizado ou eficiência maximizada nem sempre são as melhores opções para os clientes. Para investidores em energia fotovoltaica, o importante é maximizar o retorno financeiro através da minimização do custo da energia gerada pelo sistema fotovoltaico.

A metodologia de minimização do custo nivelado da eletricidade, amplamente difundida na literatura associada ao tema, exige o conhecimento preciso da taxa de desconto, custos de manutenção, valor residual, entre outras, para a sua determinação. Contudo, em muitos casos, estas variáveis não são facilmente quantificáveis. Nestas situações, é desejável empregar uma metodologia mais simples, que não empregue essas variáveis. A metodologia proposta neste trabalho tem esse propósito, tendo como objetivo apenas minimizar o custo inicial do sistema fotovoltaico. Entretanto, é necessário garantir que todas as soluções técnicas atendam às especificações mínimas quanto a tempo médio entre falhas e manutenção.

A aplicação da metodologia proposta consiste em dividir o inversor em grupos com perdas e custos independentes de outras partes, obter diversas soluções técnicas para cada parte e comparar as soluções através de um custo de referência por watt (\$/W). Através de sucessivas comparações, encontra-se a solução técnica mais viável economicamente para cada parte do inversor. Assim, é possível decidir entre soluções de baixo custo e pouco eficientes ou soluções mais caras, mas mais eficientes. A aplicação da metodologia proposta permite obter uma solução que gere ganhos econômicos tanto para os clientes investidores quanto para o fabricante, de acordo com a estratégia de formação de preços adotada.

Um exemplo detalhado de projeto de um inversor com base na metodologia proposta foi apresentado no trabalho. O caso-exemplo apresentado consistiu em um inversor monofásico sem transformador, de topologia denominada Inversor Buck. O projeto do inversor foi dividido em três grupos de componentes, com perdas e custos independentes entre si. Foram obtidas diversas soluções para cada grupo, com diferentes custos e perdas. Para que a solução fosse mais próxima à realidade, os custos empregados no projeto foram determinados com base em preço de componentes obtidos junto a distribuidores internacionais, enquanto as perdas foram estimadas pelo *datasheet* dos componentes ou

através de ensaios experimentais e técnicas de simulação. As soluções para cada grupo de componentes foram comparadas entre si empregando as perdas ponderadas brasileiras, que consideram um perfil de irradiação médio no Brasil. O custo/Watt utilizado para comparação dos custos foi calculado para a estratégia de formação de preço de Índice de Margem de Contribuição constante. Concluiu-se, com base no exemplo de projeto realizado, que os resultados das comparações são altamente dependentes do custo/watt de referência e do custo individual dos componentes. Quanto maior o custo/watt de referência adotado, mais eficiente e caro torna-se o inversor projetado. Por esse motivo, é importante escolher um custo/watt de referência adequado.

Para a escolha de um custo/watt de referência adequado, é necessário conhecer os preços praticados no mercado de energia fotovoltaica e adotar uma estratégia para formação do preço do inversor. Dessa forma, a metodologia proposta permite projetar o inversor a fim de efetivamente reduzir o custo do sistema fotovoltaico e/ou maximizar a margem de contribuição do fabricante, beneficiando a ambos.

Para trabalhos futuros, sugere-se abordar os seguintes assuntos:

- incluir no software de projeto a estimativa de perdas dos componentes magnéticos;
- incluir no software a ondulação de corrente do indutor como variável de projeto;
- desenvolver uma interface gráfica e intuitiva no software de projeto;
- incluir a confiabilidade e vida útil dos componentes na análise;
- incluir o projeto do filtro de EMI em modo diferencial e em modo comum na análise, considerando a faixa de frequência de comutação do inversor;
- empregar um método de otimização para buscar a melhor solução do projeto;
- incluir uma análise econômica da estratégia de formação de preço, para escolher um ponto adequado de redução do custo/Watt do sistema versus aumento da margem de contribuição do fabricante;
- desenvolver um método gráfico para facilitar a comparação das soluções dos grupos.

ANEXO A – OBTENÇÃO DAS PERDAS PONDERADAS

A.1 Obtenção das perdas ponderadas a partir das eficiências ponderadas

As perdas ponderadas são definidas neste trabalho como a subtração da potência nominal pela potência de saída ponderada, o que resulta na seguinte equação:

$$P_{L.pond} = (1 - \eta_{pond})P_{in.nom} \quad (A.1)$$

que resulta, para a eficiência europeia, em:

$$P_{L.euro} = (1 - \eta_{euro})P_{in.nom} \quad (A.2)$$

Para simplificar o cálculo das perdas ponderadas, é possível equacioná-las em função das perdas em vários pontos de operação do inversor. O primeiro passo para isso é substituir (1.4), da Seção 1.1.2, em (A.2):

$$P_{L.euro} = (1 - 0,03\eta_{5\%} - 0,06\eta_{10\%} - 0,13\eta_{20\%} - 0,1\eta_{30\%} - 0,48\eta_{50\%} - 0,2\eta_{100\%})P_{in.nom} \quad (A.3)$$

que pode ser reescrita por:

$$P_{L.euro} = 0,03(1 - \eta_{5\%})P_{in.nom} + 0,06(1 - \eta_{10\%})P_{in.nom} + 0,13(1 - \eta_{20\%})P_{in.nom} + 0,1(1 - \eta_{30\%})P_{in.nom} + 0,48(1 - \eta_{50\%})P_{in.nom} + 0,2(1 - \eta_{100\%})P_{in.nom} \quad (A.4)$$

Para 5% da potência de entrada, as perdas do inversor são dadas por:

$$P_{L.5\%} = (1 - \eta_{5\%}) \cdot 0,05P_{in.nom} \quad (A.5)$$

Assim, o termo $(1 - \eta_{5\%})P_{in}$ é dado por:

$$(1 - \eta_{5\%})P_{in.nom} = \frac{P_{L.5\%}}{0,05} \Rightarrow (1 - \eta_{x\%})P_{in} = \frac{P_{L.x\%}}{x/100} \quad (A.6)$$

onde $P_{L.i\%}$ são as perdas que ocorrem em $i\%$ da potência de entrada nominal.

Assim obtém-se a equação final para as perdas ponderadas europeias:

$$P_{L.euro} = 0,03 \frac{P_{L.5\%}}{0,05} + 0,06 \frac{P_{L.10\%}}{0,1} + 0,13 \frac{P_{L.20\%}}{0,2} + 0,1 \frac{P_{L.30\%}}{0,3} + 0,48 \frac{P_{L.50\%}}{0,5} + 0,2P_{L.100\%} \quad (A.7)$$

O mesmo processo é realizado para outros tipos de perdas ponderadas.

A.2 Dedução dos coeficientes do cálculo simplificado das perdas ponderadas

Considerando-se componentes cujas perdas sejam constantes em função da potência de saída ($n_p = 0$), tem-se a seguinte igualdade:

$$P_{L.x\%} = P_{L.100\%} \quad (\text{A.8})$$

Assumindo-se a eficiência europeia, obtêm-se as seguintes perdas ponderadas:

$$\begin{aligned} P_{L.euro} &= 0,03 \frac{P_{L.100\%}}{0,05} + 0,06 \frac{P_{L.100\%}}{0,1} + 0,13 \frac{P_{L.100\%}}{0,2} + 0,1 \frac{P_{L.100\%}}{0,3} \\ &+ 0,48 \frac{P_{L.100\%}}{0,5} + 0,2 P_{L.100\%} \\ &= \left(\frac{0,03}{0,05} + \frac{0,06}{0,1} + \frac{0,13}{0,2} + \frac{0,1}{0,3} + \frac{0,48}{0,5} + 0,2 \right) P_{L.100\%} \end{aligned} \quad (\text{A.9})$$

, que resulta em:

$$P_{L.euro} = 2,69 P_{L.100\%} \quad (\text{A.10})$$

Já para componentes cujas perdas são proporcionais à potência de saída ($n_p = 1$), a seguinte equação é válida:

$$P_{L.x\%} = P_{L.100\%} \left(\frac{x}{100} \right) \quad (\text{A.11})$$

Nesse caso, as perdas ponderadas europeias são dadas por:

$$\begin{aligned} P_{L.euro} &= 0,03 \frac{P_{L.5\%}}{0,05} + 0,06 \frac{P_{L.10\%}}{0,1} + 0,13 \frac{P_{L.20\%}}{0,2} + 0,1 \frac{P_{L.30\%}}{0,3} + 0,48 \frac{P_{L.50\%}}{0,5} \\ &+ 0,2 P_{L.100\%} \end{aligned} \quad (\text{A.12})$$

, que resulta em perdas ponderadas iguais à nominal:

$$P_{L.euro} = P_{L.cec} = P_{L.br} = P_{L.100\%} \quad (\text{A.13})$$

Por fim, para componentes cujas perdas são proporcionais ao quadrado da potência de saída ($n_p = 2$), a seguinte equação é válida:

$$P_{L.x\%} = P_{L.100\%} \left(\frac{x}{100} \right)^2 \quad (\text{A.14})$$

Nesse caso, as perdas ponderadas europeias podem ser reescritas como:

$$\begin{aligned}
P_{l.euro} &= 0,03 \frac{P_{l.100\%}}{0,05} 0,05^2 + 0,06 \frac{P_{l.100\%}}{0,1} 0,1^2 + 0,13 \frac{P_{l.100\%}}{0,2} 0,2^2 \\
&\quad + 0,1 \frac{P_{l.100\%}}{0,3} 0,3^2 + 0,48 \frac{P_{l.100\%}}{0,5} 0,5^2 + 0,2 P_{l.100\%} \\
&= (0,03 \cdot 0,05 + 0,06 \cdot 0,1 + 0,13 \cdot 0,2 + 0,1 \cdot 0,3 \\
&\quad + 0,48 \cdot 0,5 + 0,2) P_{l.100\%}
\end{aligned} \tag{A.15}$$

, o que resulta em:

$$P_{l.euro} = 0,5035 P_{l.100\%} \tag{A.16}$$

Análises similares às aqui realizadas podem ser aplicadas para se obterem as perdas californiana e brasileira, mostradas na Tabela 3.2 da Seção 3.4.1.

REFERÊNCIAS

ACUMULADORES MOURA SA. Catálogo da Bateria Clean Nano. Disponível em: <<http://www.moura.com.br/pt/produtos/cleannano1>>. Acesso em: Janeiro 2013.

AGÊNCIA NACIONAL DE ENERGIA ELÉTRICA - ANEEL. **RESOLUÇÃO NORMATIVA N° 482, DE 17 DE ABRIL DE 2012**. 2012.

AGÊNCIA NACIONAL DE ENERGIA ELÉTRICA. **Procedimentos de Distribuição de Energia Elétrica no Sistema Elétrico Nacional (PRODIST)**. 2012.

AHMED, K. H.; FINNEY, S. J.; WILLIAMS, B. W. Passive Filter Design for Three-Phase Inverter Interfacing in Distributed Generation. **Electrical Power Quality and Utilisation, Journal**, v. XIII, n. 2, p. 49-58, 2007.

ARAÚJO, S. V.; ZACHARIAS, P.; MALLWITZ, R. Highly Efficient Single-Phase Transformerless Inverters for Grid-Connected Photovoltaic Systems. **IEEE Transactions on Industrial Electronics**, v. 57, p. 3118-3128, Sept 2010.

ARCHAMBEAULT, B. R. **PCB Design for Real-World EMI Control**. 2ª. ed. Norwell, Massachussets: Kluwer Academic Publishers, 2002.

ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS. **ABNT NBR IEC 62116:2012 - Procedimento de ensaio de anti-ilhamento para inversores de sistemas fotovoltaicos conectados à rede elétrica**. 2012.

ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS. **ABNT NBR 16149:2013 - Sistemas fotovoltaicos (FV) – Características da interface de conexão com a rede elétrica de distribuição**. 2013.

ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS. **ABNT NBR 16150:2013 - Sistemas fotovoltaicos (FV) — Características da interface de conexão com a rede elétrica de distribuição — Procedimento de ensaio de conformidade**. 2013.

ASSOCIAÇÃO DA INDÚSTRIA DE COGERAÇÃO DE ENERGIA. **GT COGEN SOLAR**. São Paulo. 2012.

BELTRAME, F.; DUPONT, F. H.; SARTORI, H. C.; ROGGIA, L.; CANCIAN, E. C.; PINHEIRO, J. R.. **Different optimum designs investigation of dc/dc boost converter applied to the photovoltaic system**. Congresso Brasileiro de Eletrônica de Potência - COBEP 2013. Gramado: 2013.

BLETTERIE, B.; BRÜNDLINGER, R.; HÄBERLIN, H.; BAUMGARTNER, F.; SCHMIDT, H.; BURGER, B.; KLEIN, G.; ABELLA, M. A.. **Redefinition of the European Efficiency -**

Finding the compromise between simplicity and accuracy. 23rd European Photovoltaic Solar Energy Conference and Exhibition. Valencia, Espanha: 2008. p. 2735-2742.

BREMICKER, S.; GREIZER, F.; VICTOR, M. **Inverter, more specifically for Photovoltaic plants.** US 7,843,714 B2, 30 Nov 2010.

CAMPBELL, M.; BLUNDEN, J.; SMELOFF, E.; ASCHENBRENNER, P.. **Minimizing utility-scale PV Power Plant through the use of high capacity factor configurations.** Photovoltaic Specialists Conference (PVSC). Philadelphia, PA: 2009. p. 421-426.

CASAKEVICUS, F. E.; KRUG, R. P.; FIGUEIRA, H. H.; BELTRAME, R. C.; HEY, H. L.. **Loss and thermal analysis of semiconductor devices applied to an electric circuit simulator.** Congresso Brasileiro de Eletrônica de Potência (COBEP). Praiamar: 2011. p. 1050-1055.

COGEN - ASSOCIAÇÃO DA INDÚSTRIA DE COGERAÇÃO DE ENERGIA. **GT COGEN Solar - Inserção da Energia Solar no Brasil.** 2012.

COMITATO ELETTROTECNICO ITALIANO. **CEI 0-21 - Regola tecnica di riferimento per la connessione di utenti attivi e passivi alle reti BT delle imprese distributrici di energia elettrica.** 2012.

DUPONT, F. H.; RECH, C.; PINHEIRO, J. R. **A Methodology to Obtain the Equations for the Calculation of the Weighted Average Efficiency Applied to Photovoltaic Systems.** IEEE/IAS International Conference on Industry Applications (INDUSCON). Fortaleza: [s.n.]. 2012. p. 1-8.

EPCOS AG. **Aluminum Electrolytic Capacitors - General Technical Information.** [S.l.]. nov 2012.

FEDERAL COMMUNICATIONS COMMISSION. **FCC Part 15B - Radio Frequency Devices - Unintentional Radiators.** 2013.

FIGUEIREDO, R. S.; CARVALHO, K. C. M.; AMA, N. R. N.; JUNIOR, L. M.. **Leakage current minimization techniques for single-phase transformerless grid-connected PV inverters - an overview.** Congresso Brasileiro de Eletrônica de Potência - COBEP. Gramado: 2013.

FILHO, N. C.; KOPITTKKE, B. H. **Análise de Investimento - Matemática Financeira, Engenharia Econômica, Tomada de Decisão, Estratégia Empresarial.** 11^a. ed. São Paulo: Atlas, 2010.

GERMAN COMMISSION FOR ELECTRICAL, ELECTRONIC & INFORMATION TECHNOLOGIES OF DIN AND VDE. **DIN V VE V 0126-1-1 - Automatic disconnection device between a generator and the public low-voltage grid.** 2006.

GONZALEZ SENOSIAIN, R. **Single-phase inverter circuit for conditioning and converting DC electrical energy into AC electrical energy**. EP 2 053 730 A1, 29 April 2009.

HERING, G. Cell Production Survey 2011. **Photon International**, v. 3, mar 2012.

HS DISSIPADORES. **Catálogo HS Dissipadores (versão 2008/2009)**. São Paulo, SP. 2008.

IEA INTERNATIONAL ENERGY AGENCY. **Survey report of selected IEA Countries between 1992 and 2012 - Repot IEA-PVPS T1-23:2013**. 2013.

IEA PVPS. **Trends in photovoltaic applications: Survey report of selected IEA countries between 1992 and 2009**. 2010.

INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS. **IEEE 1547 - Standard for Interconnecting Distributed Resources with Electric Power Systems**. 2003.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **IEC 62683 ed1.0 - Photovoltaic systems - Power Converters - Procedure for measuring efficiency**. IEC, 1999.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **IEC 60364-7-12 - Electrical installations of buildings - Part 7-712: Requirements for special installations or locations - Solar photovoltaic (PV) power supply systems**. 2002.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **IEC 61717 - Photovoltaic (PV) systems - Characteristics of the utility interface**. 2004.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **CISPR 22 - Information technology equipment – Radio disturbance characteristics - Limits and methods of measurement**. 2008.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **IEC 62116 - Test procedure of island prevention measures for utility-interconnected photovoltaic inverters**. 2008.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **IEC 62109-1 - Safety of power converters for use in photovoltaic power systems - Part 1: General requirements**. 2010.

INTERNATIONAL ELECTROTECHNICAL COMMISSION. **IEC 62109-2 - Safety of power converters for use in photovoltaic systems - Part 2: Particular requirements for inverters**. 2011.

INTERNATIONAL RECTIFIER - IR. **IGBT Characteristics**, p. 15-17. 2012.

KEREKES, T.; TEODORESCU, R.; RODRÍGUEZ, P.; VÁZQUEZ, G.; ALDABAS, E.. A new high-efficiency single-phase transformerless PV inverter topology. **IEEE Transactions on Industrial Electronics**, v. 58, n. 1, p. 184-191, Jan 2011.

KEREKES, T.; BORUP, R. T.. **Transformerless Photovoltaic Inverters connected to the Grid**. 22nd IEEE Applied Power Electronics Conference. 2007. p. 1733-1837.

KEREKES, T.; BORUP; TEODORECU, R. **Transformerless Photovoltaic Inverters connected to the Grid**. 22nd IEEE Applied Power Electronics Conference. 2007. p. 1733-1837.

KJAER, S. B.; PEDERSEN, J. K.; BLAABJERG, F. A Review of Single-Phase Grid-Connected Inverters for Photovoltaic Modules. **IEEE Transactions on Industry Applications**, v. 41, n. 5, p. 1292-1306, sep/oct 2005.

KOUTROULIS, E.; BLAABJERG, F. Design Optimization of Transformerless Grid-Connected PV Inverters Including Reliability. **IEEE Transactions on Power Electronics**, v. 28, n. 1, p. 325-335, 18 Maio 2012. ISSN 978-1-4577-1216-6.

KRANZER, D.; BURGER, B. **Photovoltaic Inverters With SiC-Transistors - Probably the First Mass Market Ready to Take Over**. 2010.

LÓPEZ, Ó.; FREIJEDO, F. D.; YEPES, A. G.; FERNANDEZ-COMESAA, P.; MALVAR, J.; TEODORESCU, R.; DOVAL-GANDOY, J.. Eliminating Ground Current in a Transformerless Photovoltaic Application. **IEEE Transactions on Energy Conversion**, v. 25, n. 1, p. 140-147, 2010.

NETO, A. F. D. C. P. **Qualificação e etiquetagem de inversores para sistemas fotovoltaicos conectados à rede**. São Paulo. 2012.

NICOL, D. J. **An Objective Comparison of Powder Core Materials for Inductive Components with Selected Design Examples**. Micrometals. Anaheim, California.

PEREIRA, F. A. D. S.; OLIVEIRA, M. Â. S. **Curso técnico instalador de energia solar fotovoltaica**. Porto: Publindústria, 2011.

PHOTON INTERNATIONAL. Efficiency: Explanations of measurements and diagrams. **Photon International: The Solar Power Magazine**, p. 150, set 2011.

RENEWABLE RESOURCE DATA CENTER. **PVWatts - A Performance Calculator for Grid-Connect PV Systems**. Disponível em: <<http://rredc.nrel.gov/solar/calculators/pvwatts/version1>>. Acesso em: 01 nov. 2013.

ROOIJ, M. A. D.; GLASER, J. S. **High efficiency, multi-source photovoltaic inverter**. US 7,929,325 B2, 19 Abril 2011.

SARIDAKIS, S.; KOUTROULIS, E.; BLAABJERG, F. Optimal Design of Modern Transformerless PV Inverter Topologies. **IEEE Transactions on Energy Conversion**, v. 28, n. 2, p. 394-404, Junho 2013.

SARIDAKIS, S.; KOUTROULIS, E.; BLAABJERG, F. Optimal Design of Modern Transformerless PV Inverter Topologies. **IEEE Transactions on Energy Conversion**, v. 28, n. 2, p. 394-404, Jun 2013.

SARTORI, H. C. **Projeto de conversores estáticos fazendo uso de uma metodologia de minimização de volume/perdas/custo**. Tese de doutorado. Santa Maria. 2013.

SCHMIDT, H.; SIEDLE, C.; KETTERER, J. **DC/AC converter to convert direct electric voltage into alternating voltage or into alternating current**. US 7,046,534 B2, 16 May 2006.

SERA, D.; TEODORESCU, R.; RODRIGUEZ, P. **PV panel model based on datasheet values**. ISIE. 2007. p. 2392-2396.

SMA Solar Techonology AG. Disponível em: <www.sma.de/en>. Acesso em: 06 Nov 2013.

SOBRAL, M. C.; OLIVA, F. L.; YU, A. S. O.; GRISI, C. C. G.; SANTOS, S. A.. Desenvolvimento de produto popular: estratégia, inovação e decisão. **Revista de Ciências da Administração**, v. 9, n. 19, p. 81-102, set/dez 2007.

STALTER, O.; KRANZER, D.; ROGALLA, S.; BURGER, B.. **Advanced Solar Power Electronics**. 22nd International Symposium on Power Semiconductor Devices & ICs. Hiroshima: 2010.

SUN ELECTRONICS. Sun Electronics - Making solar affordable. Disponível em: <www.sunelec.com>. Acesso em: 11 Nov 2013.

SUNWAYS AG. Sunways Solar Inverter AT2700, AT3000, AT3600, AT4500 and AT5000, Konstanz, DE, jun. 2010. Disponível em: <http://www.sunways.eu/static/sites/default/downloads/en/products/solar-inverters/at/Sunways_SI_AT_Datasheet_GB_10-06.pdf>. Acesso em: 01 mar. 2013.

SUNWAYS AG. Sunways Solar Inverters NT2500, NT3000, NT3700, NT4200 and NT5000, jul. 2011. Disponível em: <http://www.sunways.eu/static/sites/default/downloads/en/products/solar-inverters/nt1/Sunways_SI_NT1phase_Datasheet_GB_11-07.pdf>. Acesso em: 01 mar. 2013.

TEODORECU, R.; LISERRE, M.; RODRÍGUEZ, P. **Grid converters for Photovoltaic and Wind power systems**. Wiley, 2011.

TIHANYI, L. **Electromagnetic Compatibility in Power Electronics**. Sarasota, Florida, USA: J. K. Eckert & Company, 1995.

UNDERWRITERS LABORATORIES. **UL 1741 - Inverters, Converters, Controllers and Interconnection System Equipment for Use With Distributed Energy Resources**. 1999.

US DEPARTMENT OF ENERGY. **\$1/W Photovoltaic Systems: A Grand Challenge for Electricity from Solar**. Washington, DC. 2010.

VICTOR, M.; GREIZER, F.; BREMICKER, S.; HÜBLER, U.. **Method of converting a direct current voltage from a source of direct current voltage, more specifically from a photovoltaic source of direct current voltage, into alternating current voltage**. US 7,411,802 B2, 12 Aug 2008.

XIAO, H.; XIE, S.; CHEN, Y.; HUANG, R.. An optimized transformerless photovoltaic grid-connected inverter. **IEEE Transactions on Industrial Electronics**, v. 58, n. 5, p. 1887-1895, May 2011.

ZILLES, R.; MACÊDO, W. N.; GALHARDO, M. A. B.; OLIVEIRA, S. H. F.. **Sistemas fotovoltaicos conectados à rede elétrica**. São Paulo: Oficina de Textos, 2012.