

**UNIVERSIDADE FEDERAL DE SANTA MARIA
CENTRO DE TECNOLOGIA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA**

DISSERTAÇÃO DE MESTRADO

**ANÁLISE E IMPLEMENTAÇÃO DE UM CIRCUITO DE AUXÍLIO
À COMUTAÇÃO INTEGRADO APLICADO A UMA
FONTE ININTERRUPTA DE ENERGIA**

Adriano Toniolo de Oliveira

Santa Maria, RS, Brasil

2008

**ANÁLISE E IMPLEMENTAÇÃO DE UM CIRCUITO DE AUXÍLIO
À COMUTAÇÃO INTEGRADO APLICADO A UMA
FONTE ININTERRUPTA DE ENERGIA**

por

Adriano Toniolo de Oliveira

Dissertação apresentada ao Curso de Mestrado do Programa de Pós-Graduação em Engenharia Elétrica, Área de Concentração em Processamento de Energia, da Universidade Federal de Santa Maria (UFSM, RS), como requisito parcial para a obtenção do grau de **Mestre em Engenharia Elétrica.**

Orientador: Prof. José Renes Pinheiro

Santa Maria, RS, Brasil

2008

© 2008

Todos os direitos autorais reservados a Adriano Toniolo de Oliveira. A reprodução de partes ou do todo deste trabalho só poderá ser realizada com autorização por escrito do autor.

Endereço: Rua Prof. Braga, nº 78/01, Centro, Santa Maria, RS, 97015-530.

Fone (0xx) 55.3307-0269; Endereço eletrônico: atoniollo@gmail.com

UNIVERSIDADE FEDERAL DE SANTA MARIA
CENTRO DE TECNOLOGIA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

A Comissão Examinadora, abaixo assinada,
aprova a Dissertação de Mestrado

**ANÁLISE E IMPLEMENTAÇÃO DE UM CIRCUITO DE
AUXÍLIO À COMUTAÇÃO INTEGRADO APLICADO A UMA
FONTE ININTERRUPTA DE ENERGIA**

elaborada por
Adriano Toniolo de Oliveira

como requisito parcial para obtenção do grau de
Mestre em Engenharia Elétrica

COMISSÃO EXAMINADORA:

José Renes Pinheiro, Dr.
(Presidente/Orientador)

Jumar Luís Russi, Dr. (UFSM)

José Eduardo Baggio, Dr. (UNIFRA)

Santa Maria, 14 de abril de 2008.

*Dedico esta Dissertação:
aos meus pais, Artêmio e Beatriz,
aos meus irmãos Leandro, Daniane e Flavio,
à minha namorada, Thaiane.*

Agradecimentos

A conclusão desse trabalho não seria possível sem a ajuda de muitas pessoas, que de alguma forma colaboraram para o seu desenvolvimento. Com carinho, agradeço:

Ao professor José Renes Pinheiro, pela confiança e dedicação demonstradas durante esses anos de pesquisa, pelo exemplo de seriedade profissional e pelo entusiasmo demonstrado em todas as discussões relacionadas a este trabalho.

Aos professores do curso de Pós-Graduação em Engenharia Elétrica e em especial aos professores do GEPOC, José Renes Pinheiro, Hélio Leães Hey, Humberto Pinheiro e Hilton Abílio Gründling.

Aos colegas e, acima de tudo, amigos, Alexandre Ritter Bülow, Braian Kaiser Zanini, Cleber Zanatta, Diorge Zambra, Flávio Alessandro Serrão Gonçalves, Fernando Beltrame, Guilherme Fração Rodrigues, Jean Patric da Costa, Johninon Imhoff, Jonatan Rafael, Juliana Maia, Jumar Luís Russi, Hamiltom Sartori, Hueslei Hoppen, Leandro Roggia, Luccas Kunzler, Luciano Senna, Márcio Sari, Mario Lúcio da Silva Martins, Paulo Ficagna, Paulo Roberto da Silva, Raffael Engleitner, Renan Piveta, Sérgio Augusto da Silveira, Tiago Rampelotto, Vanessa Sartori Colpo e demais colegas do GEPOC que sempre colaboraram prontamente.

Aos amigos do NUPEDEE e da PPGEE, em especial aos funcionários Luiz Fernando e Cleonice, que colaboraram na realização desse trabalho.

A CAPES, pelo apoio financeiro, indispensável para a realização de uma pesquisa de qualidade, e a Universidade Federal de Santa Maria, pela infra-estrutura empregada na realização deste trabalho.

Aos meus pais, Artêmio e Beatriz, e aos meus irmãos Leandro, Daniane e Flavio, pelo exemplo de família, pela confiança e pelo amor em mim depositados.

A minha namorada Thaianne Socoloski, pelo carinho e compreensão durante a realização desse trabalho.

“A mente que se abre a uma nova idéia jamais voltará ao seu tamanho original.”

Albert Einstein

Resumo

Dissertação de Mestrado
Programa de Pós-Graduação em Engenharia Elétrica
Universidade Federal de Santa Maria

ANÁLISE E IMPLEMENTAÇÃO DE UM CIRCUITO DE AUXÍLIO À COMUTAÇÃO INTEGRADO APLICADO A UMA FONTE ININTERRUPTA DE ENERGIA

AUTOR: ENG. ADRIANO TONIOLO DE OLIVEIRA
ORIENTADOR: DR. ENG. JOSÉ RENES PINHEIRO
Santa Maria, Abril 2008.

Este trabalho propõe um circuito de auxílio à comutação, aplicado a uma fonte ininterrupta de energia de dupla conversão, operando com inversor PWM ponte completa modulado em três níveis de tensão. Para obtenção desse circuito, este trabalho utiliza o conceito de integração de circuitos de auxílio à comutação: O estudo do caso ZVT.

O conceito de iCAC não é aplicável diretamente a inversores PWM modulados em três níveis de tensão. Dessa forma faz-se necessário a utilização de técnicas clássicas de auxílio à comutação em conjunto com o conceito de integração. A partir deste estudo é proposto um circuito de auxílio à comutação híbrido. Devido às restrições impostas pelo iCAC apenas uma das pernas do inversor pode ser integrada. Para a outra perna do inversor é então utilizado um circuito de auxílio à comutação convencional.

O sistema proposto visa obter melhor rendimento em relação à mesma fonte ininterrupta de energia operando com circuito de auxílio à comutação clássicos do tipo ZVT. Há também a vantagem de que todas as chaves auxiliares operam com comutação suave ZVS e/ou ZCS. Com uso do conceito de iCAC é obtida a minimização da energia reativa circulante nos circuitos de auxílio à comutação, o que contribui para elevar o rendimento global da fonte ininterrupta de energia. O número de componentes adicionais é reduzido em relação ao CAC clássico, tornando assim o sistema atrativo à indústria.

Ao longo desse estudo, são apresentadas as análises do funcionamento do sistema e resultados de simulação são apresentados. Por fim, resultados experimentais são apresentados, comparando a eficiência do sistema proposto CAC iZVT versus CAC ZVT clássico, para dessa forma validar o sistema proposto.

Palavras-chaves: Eletrônica de potência, integração de circuitos de auxílio à comutação, comutação suave, ZVT integrados, fontes de alimentação ininterrupta, conversores estáticos.

Abstract

Master's Dissertation
Post-Graduation Program in Electrical Engineering
Federal University of Santa Maria

ANALYSIS AND IMPLEMENTATION OF AN INTEGRATED AUXILIARY COMMUTATION CIRCUIT APPLIED TO AN UNINTERRUPTIBLE POWER SUPPLY

AUTHOR: ENG. ADRIANO TONIOLO DE OLIVEIRA
RESEARCH SUPERVISOR: DR. ENG. JOSÉ RENES PINHEIRO
Santa Maria, April, 2008.

This study proposes an auxiliary commutation circuit, applied to a double-conversion uninterruptible power supply, operating with a three-level PWM full-bridge inverter. In order to construct this circuit, we use the concept of integration of auxiliary commutation circuit: the case study of ZVT.

The concept of iCAC is not directly applied to three-level PWM inverters. Then, it is necessary the use of classic auxiliary commutation techniques combined with the concept of integration. In this study, it is presented a hybrid auxiliary commutation circuit. Due to the restrictions imposed by the iCAC, just one of the inverter legs can be integrated. To the other inverter leg it is used a conventional auxiliary commutation circuit.

The proposed system aims at achieving a better performance if compared to the same uninterruptible power supply operating with a classic ZVT auxiliary commutation circuit. There is also the advantage that all the auxiliary switches operate with ZVS and/or ZCZ soft switching. Through the use of iCAC it is obtained a minimization of circulating reactive energy in the auxiliary commutation circuits and it contributes to increase the global performance of the uninterruptible power supply. The number of additional components is reduced in relation to the classic CAC and, consequently, the system becomes more attractive to the industry.

During this study, the analysis of the system and the simulation results are presented. Finally, experimental results are presented, comparing the efficiency of the CAC iZVT proposed system versus the classic CAC ZVT, in order to validate the proposed system.

Keywords: Power electronics, integrated auxiliary commutation circuit, soft-switching, integrated ZVT, uninterruptible power supplies, static converters.

LISTA DE FIGURAS

Figura 1.1. Diagrama em blocos de uma UPS como interface entre a rede e a carga crítica;	26
Figura 1.2. Configuração básica de uma UPS <i>passive standby</i> ;	27
Figura 1.3. Configuração básica de uma UPS <i>line-interactive</i> ;	27
Figura 1.4. Diagrama simplificado de uma UPS de dupla conversão;	27
Figura 1.5. Configuração básica de uma UPS <i>double-conversion</i> ;	28
Figura 1.6. Inversor PWM ponte completa, <i>full-bridge</i> ;	31
Figura 1.7. Inversor PWM ponte completa modulado em três níveis de tensão: (a) S_1 e S_4 fechadas. (b) S_2 e S_3 fechadas. (c) S_1 e S_3 fechadas. (d) S_2 e S_4 fechadas;	31
Figura 1.8. Codificação do passo 3 da IEC 62040-3;	37
Figura 1.9. Classificação 1;	37
Figura 1.10. Classificação 2;	38
Figura 1.11. Classificação 3;	38
Figura 1.12. Estágio de entrada proposto em [25];	41
Figura 1.13. Estágio de entrada proposto em [25] para a minimização da energia reativa circulante no circuito de auxílio à comutação;	41
Figura 1.14. Princípio de funcionamento do primeiro CAC proposto em [26];	42
Figura 1.15. Primeira célula do CAC proposta em [26];	42
Figura 1.16. Princípio de funcionamento do segundo CAC proposto em [26];	43
Figura 1.17. Segunda célula do CAC proposta em [26];	43
Figura 1.18. Sistema proposto em [27];	44
Figura 1.19. UPS de dupla conversão operando com inversor modulado em dois níveis de tensão [15];	45
Figura 1.20. Representação do conceito de integração de circuitos de auxílio à comutação segundo [24];	45
Figura 1.21. Célula de auxílio à comutação proposta em [24];	46
Figura 1.22. UPS de dupla conversão com iCAC operando com inversor PWM modulado em dois níveis de tensão [24];	46
Figura 2.1. Tensão e corrente na chave semicondutora durante os instantes de comutação;	51
Figura 2.2. Tensão e corrente na chave semicondutora durante os instantes de comutação;	52
Figura 2.3. Conversor <i>boost</i> ZVT PWM;	52
Figura 2.4. Princípio da comutação ZVT nos conversores PWM de acordo com o sentido da corrente do conversor: (a) Comutação de D_x para S_x , (b) Comutação de D_y para S_y ;	53

Figura 2.5. Fonte ininterrupta de energia de dupla conversão;	53
Figura 2.6. Fonte ininterrupta de energia de dupla conversão com CAC ZVT clássico;.....	54
Figura 2.7. Estratégia de comando baseada no pulso PWM1	56
Figura 2.8. Estratégia de comando baseada no pulso PWM2	57
Figura 2.9. UPS de dupla conversão com CAC ZVT clássico;	57
Figura 2.10. Diagrama em blocos do circuito de acionamento das chaves para UPS ZVT clássico;....	57
Figura 2.11. Estratégia de chaveamento utilizada na UPS de dupla conversão com CAC ZVT;.....	58
Figura 2.12. Conversor <i>boost</i> PWM ZVT clássico;.....	59
Figura 2.13. Etapas de operação do conversor <i>boost</i> PWM ZVT clássico ($t_1 - t_2$);.....	59
Figura 2.14. Modos de operação do conversor <i>boost</i> PWM ZVT clássico ($t_2 - t_3$);.....	59
Figura 2.15. Modos de operação do conversor <i>boost</i> PWM ZVT clássico ($t_3 - t_4$);.....	60
Figura 2.16. Modos de operação do conversor <i>boost</i> PWM ZVT clássico ($t_4 - t_5$);.....	60
Figura 2.17. Modos de operação do conversor <i>boost</i> PWM ZVT clássico ($t_5 - t_6$);.....	60
Figura 2.18. Modos de operação do conversor <i>boost</i> PWM ZVT clássico ($t_6 - t_7$);.....	61
Figura 2.19. Modos de operação do conversor <i>boost</i> PWM ZVT clássico ($t_7 - t_8$);.....	61
Figura 2.20. Comutação ZVT da chave principal S_1 ;.....	62
Figura 2.21. Comutação ZCS da chave auxiliar S_{a2} ;.....	62
Figura 2.22. Bloqueio da chave S_{a1} ;.....	63
Figura 3.1. Conversores que fazem parte de uma UPS dupla conversão;.....	67
Figura 3.2. Princípio de Integração de CAC aplicado a UPS de dupla conversão;	68
Figura 3.3. UPS de dupla conversão com dois iCAC;	68
Figura 3.4. UPS de dupla conversão com iCAC proposto;.....	69
Figura 3.5. Modulação PWM três níveis;	70
Figura 3.6. Comutação do tipo <i>boost</i> auxiliando comutação do tipo <i>buck</i> ;	72
Figura 3.7. Disposição dos circuitos de auxílio à camutação na UPS;	73
Figura 3.8. CAC utilizado para a segunda perna do inversor;	73
Figura 3.9. Características de comutação do tiristor e do tiristor dual;.....	74
Figura 3.10. Diagrama funcional do tiristor dual;.....	74
Figura 3.11. Sentido da corrente no inesor que determina o caso crítico para o processo de comutação integrado;	76
Figura 3.12. Processo de comutação: (a) Plano de fase e circuito equivalente para a comutação de S_1 , (b) Plano de fase e circuito equivalente para a comutação de S_2 e S_3 ;	76
Figura 3.13. UPS dupla conversao com CAC híbrido;	78
Figura 3.14. Circuito de comando das chaves;	78
Figura 3.15. Sentido da corrente de carga do inversor determinado pelo <i>flag on</i> ;.....	79
Figura 3.16. Estratégia de chaveamento para <i>flag on</i> ;	80
Figura 3.17. Modos de operação da UPS para o <i>flag on</i> ;.....	83

Figura 3.18. Sentido da corrente de carga do inversor determinado pelo <i>flag off</i> ;	85
Figura 3.19. Estratégia de chaveamento para <i>flag off</i> ;	86
Figura 3.20. Modos de operação da UPS para o <i>flag off</i> ;	89
Figura 3.21. Diagrama simplificado de um inversor em ponte completa;	92
Figura 3.22. Inversor ponte completa decomposto em dois conversores bidirecionais em corrente;	93
Figura 3.23. Inversor PWM ponte completa simulado;	94
Figura 3.24. Sinal PWM para a primeira perna do inversor simulado;	94
Figura 3.25. Sinal PWM para a segunda perna do inversor simulado;	94
Figura 3.26. Circuito responsável pela geração do sinal de <i>flag</i> ;	95
Figura 3.27. Estratégia de modulação utilizada para o inversor simulado;	96
Figura 3.28. UPS completa simulada;	96
Figura 3.29. Comutação da chave S_1 , <i>boost</i> ;	97
Figura 3.30. Comutação da chave S_2 , <i>buck</i> ;	98
Figura 3.31. Comutação da chave S_4 , <i>full-bridge</i> ;	98
Figura 3.32. Comutação da chave S_5 , <i>full-bridge</i> ;	99
Figura 3.33. Comutação da chave S_1 , <i>boost</i> ;	100
Figura 3.34. Comutação da chave S_2 , <i>buck</i> ;	100
Figura 3.35. Comutação da chave S_3 , <i>full-bridge</i> ;	101
Figura 3.36. Comutação da chave S_6 , <i>full-bridge</i> ;	101
Figura 3.37. Comutação ZCS da chave auxiliar S_{a1} ;	102
Figura 3.38. Comutação ZVS da chave auxiliar S_{a2} ;	103
Figura 3.39. Comutação da chave auxiliar S_{a4} ;	103
Figura 4.1. Protótipo UPS com ZVT clássico;	106
Figura 4.2. Comutação ZVT da chave principal S_1 ;	107
Figura 4.3. Comutação ZCS da chave S_{a1} (entrada em condução);	108
Figura 4.4. Comutação snubber da chave S_{a1} (bloqueio);	108
Figura 4.5. Comutação ZVT da chave S_2 ;	109
Figura 4.6. Comutação ZCS da chave S_{a2} (entrada em condução);	110
Figura 4.7. Comutação ZCS da chave S_{a2} (bloqueio);	110
Figura 4.8. Protótipo implementado da UPS de dupla conversão com iZVT;	111
Figura 4.9. Comutação ZVT da chave S_1 ; (<i>Flag on</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_1$, Tensão $V_{DS}S_1$ dreno source);	112
Figura 4.10. Comutação ZVT da chave S_4 ; (<i>Flag on</i> , Corrente L_{r2} , Sinal de Comando $V_{GS}S_4$, Tensão $V_{DS}S_4$ dreno source);	112
Figura 4.11. Comutação ZVT da chave S_2 ; (<i>Flag on</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_2$, Tensão $V_{DS}S_2$ dreno source);	113

Figura 4.12. Comutação ZVT da chave S_3 ; (<i>Flag on</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_3$, Tensão $V_{DS}S_3$ <i>dreno source</i>);	114
Figura 4.13. Comutação ZVT da chave S_6 ; (<i>Flag on</i> , Corrente L_{r3} , Sinal de Comando $V_{GS}S_6$, Tensão $V_{DS}S_6$ <i>dreno source</i>);	114
Figura 4.14. Comutação ZVT da chave S_5 ; (<i>Flag on</i> , Corrente L_{r3} , Sinal de Comando $V_{GS}S_5$, Tensão $V_{DS}S_5$ <i>dreno source</i>);	115
Figura 4.15. Comutação ZCS da chave S_{a1} ; (<i>Flag on</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_{a1}$, Tensão $V_{DS}S_{a1}$ <i>dreno source</i>);.....	116
Figura 4.16. Comutação ZVS da chave S_{a2} ; (<i>Flag on</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_{a2}$, Tensão $V_{DS}S_{a2}$ <i>dreno source</i>);.....	116
Figura 4.17. Comutação da Chave S_{a3} ; (<i>Flag on</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_{a3}$, Tensão $V_{DS}S_{a3}$ <i>dreno source</i>);	117
Figura 4.18. Comutação ZCS da chave S_{a4} ; (<i>Flag on</i> , Corrente L_{r3} , Sinal de Comando $V_{GS}S_{a4}$, Tensão $V_{DS}S_{a4}$ <i>dreno source</i>);.....	117
Figura 4.19. Comutação ZVT da chave S_1 ; (<i>Flag off</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_1$, Tensão $V_{DS}S_1$ <i>dreno source</i>);.....	118
Figura 4.20. Comutação ZVT das chaves S_2 e S_3 <i>em paralelo</i> ; (<i>Flag off</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_1$, Tensão $V_{DS}S_1$ <i>dreno source</i>);.....	119
Figura 4.21. Comutação ZVT da chave S_2 ; (<i>Flag off</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_2$, Tensão $V_{DS}S_2$ <i>dreno source</i>);.....	119
Figura 4.22 – Comutação ZVT da chave S_4 ; (<i>Flag off</i> , Corrente L_{r2} , Sinal de Comando $V_{GS}S_4$, Tensão $V_{DS}S_4$ <i>dreno source</i>);.....	120
Figura 4.23. Comutação ZVT da chave S_5 ; (<i>Flag off</i> , Corrente L_{r3} , Sinal de Comando $V_{GS}S_5$, Tensão $V_{DS}S_5$ <i>dreno source</i>);.....	120
Figura 4.24. Comutação ZVT da chave S_6 ; (<i>Flag off</i> , Corrente L_{r3} , Sinal de Comando $V_{GS}S_6$, Tensão $V_{DS}S_6$ <i>dreno source</i>);.....	121
Figura 4.25. Comutação ZCS da chave S_{a1} ; (<i>Flag off</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_{a1}$, Tensão $V_{DS}S_{a1}$ <i>dreno source</i>);	122
Figura 4.26. Comutação ZVT da chave S_{a2} ; (<i>Flag off</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_{a2}$, Tensão $V_{DS}S_{a2}$ <i>dreno source</i>);	122
Figura 4.27. Comutação ZVS da chave S_{a3} ; (<i>Flag off</i> , Corrente L_{r1} , Sinal de Comando $V_{GS}S_{a3}$, Tensão $V_{DS}S_{a3}$ <i>dreno source</i>);	123
Figura 4.28. Comutação ZCS da chave S_{a4} ; (<i>Flag off</i> , Corrente L_{r3} , Sinal de Comando $V_{GS}S_{a3}$, Tensão $V_{DS}S_{a3}$ <i>dreno source</i>);	123
Figura 4.29. Tensão de saída não filtrada e sinal de <i>flag</i> ;.....	124
Figura 4.30. Corrente de saída filtrada e sinal de <i>flag</i> ;	125
Figura 4.31. Foto da montagem;	126

Figura 4.32. Placa com processador PIC e com dispositivo lógico programável EPLD;	126
Figura 4.33. Curva da UPS de dupla conversão operando com CAC ZVT clássico;	127
Figura 4.34. Curva da UPS de dupla conversão operando com CAC iZVT proposto;	127
Figura 4.35. Rendimeto de CAC ZVT <i>versus</i> CAC iZVT;	128
Figura A.1. Conversor CC-CC elevador de tensão (<i>Boost</i>);	140
Figura A.2. Conversor CC-CC elevador de tensão (<i>buck</i>);	150
Figura A.3. Filtro LC passa-baixas;	159
Figura A.4. Diagrama de bode (Ganho);	160
Figura A.5. Diagrama de bode (Fase);	160
Figura A.6. Curvas de seleção das baterias Unipower; Fonte: Manual Técnico Baterias Unipower. .	166
Figura C.1. Esquemático do <i>drive</i> com HCPL316J;	178
Figura C.2. <i>Layout botton</i> ;	179
Figura C.3. <i>Layout top</i> ;	179

LISTA DE TABELAS

Tabela 1.1. Potências de Saída Preferidas em (kVA)	33
Tabela 1.2. Tensões Nominais de Entrada e Saída (V_{RMS})	33
Tabela 1.3. Especificações para Estágios de Entrada das UPS's	34
Tabela 1.4. Especificações para Estágios de Saída das UPS's	34
Tabela 1.5. Dez Principais Distrúrbios na Rede de Energia	35
Tabela 1.6. Codificação do Passo 2 da IEC 62040-3	36
Tabela 1.7. Especificações para Estágios de Saída das UPS's	39
Tabela A.1. Especificações de Projeto do Conversor <i>Boost</i>	140
Tabela A.2. Características IRFP460A	143
Tabela A.3. Características RHRP870	144
Tabela A.4. Núcleos de Ferrite Tipo EE	145
Tabela A.5. Fios Esmaltados.....	147
Tabela A.6. Especificações de Projeto do Conversor <i>Buck</i>	150
Tabela A.7. Características IRFP460A	152
Tabela A.8. Características RHP870.....	153
Tabela A.9. Núcleos de Ferrite Tipo EE	154
Tabela A.10. Fios Esmaltados.....	155
Tabela A.11. Características IRFP460A	158
Tabela A.12. Parametros de Projeto para Projeto do Filtro para a UPS	161
Tabela A.13. Núcleos de Ferrite Tipo EE	163
Tabela A.14. Fios Esmaltados.....	164
Tabela C.1. Lista de Componentes	180

Simbologia e Abreviaturas

Ah	Amperes horas
C_1 e C_2	Capacitores do Barramento CC
CA	Corrente Alternada
CAC	Circuito de Auxílio à Comutação
iCAC	Integração de Circuitos Auxílio à Comutação
C_b	Capacitor do Barramento CC
CC	Corrente Contínua
CCM	<i>Continuous Conduction Mode</i> (Modo de Condução Contínuo)
C_{eq}	Capacitor Equivalente do Paralelo de C_{S1} e C_{S2}
C_{h1} , C_{h2} , C_{h3} e C_{h4}	Canal do Osciloscópio
C_{S1} , C_{S2} , C_{S3} , C_{S4} , C_{S5} e C_{S6}	Capacitores em paralelo com as chaves principais
D_{Boost}	Diodo <i>boost</i>
$D_{a1} - D_{a7}$	Diodos Auxiliares
DCM	<i>Discontinuous Conduction Mode</i> (Modo de Condução Descontínuo)
di/dt	Taxa da Variação de Corrente
dv/dt	Taxa da Variação de Tensão

$D_{S1} - D_{S6}$	Diodos em Anti-parallelado com os Interruptores Principais
EMI	<i>Electromagnetic Interference</i> (Interferência Eletromagnética)
EPLD	<i>Erasable Programable Logic Device</i>
f_r	Frequência de Rede
$f_{S_{Boost}}$	Frequência de Operação do Conversor <i>boost</i>
$f_{S_{Buck}}$	Frequência de Operação do Conversor <i>buck</i>
$f_{S_{Inv}}$	Frequência de Operação do Inversor PWM <i>Full-Bridge</i>
FPGA	<i>Field Programmable Gate Array</i>
I_O	Corrente de saída do inversor
I_{Bat}	Corrente do banco de baterias
I_{Char}	Corrente de carga do banco de baterias
I_{Desc}	Corrente de descarga do banco de baterias
IGBT	<i>Insulated Gate Bipolar Transistor</i>
I_{pre}	Corrente de entrada do pré-regulador
I_{PR}	Corrente de pico ressonante
I_{pico}	Corrente de pico
iZVT	<i>Integration Zero Voltage Transition</i> (Transição em Zero de Tensão Integrada)

K_1 e K_2	Constante de projeto
L_{Boost}	Indutor <i>boost</i>
L_{Buck}	Indutor <i>buck</i>
L_{r1} , L_{r2} e L_{r3}	Indutor ressonante
MOSFET	<i>Metal-Oxide-Semiconductor Field Effect Transistor</i> (Transistor de efeito de campo semicondutor metal oxido)
P_o	Potência de saída
PFC	<i>Power Factor Corretion</i> (Correção do Fator de Potência)
PWM	<i>Pulse Width Modulation</i> (Modulação por Largura de Pulso)
R_{a1} e R_{a2}	Raios do processo ressonante
S_{a1} , S_{a2} , S_{a3} , S_{a4} e S_{a5}	Chaves auxiliares
S_1 , S_2 , S_3 , S_4 , S_5 e S_6	Chaves principais
S_{GS1} , S_{GS2} , S_{GS3} , S_{GS4} , S_{GS5} e S_{GS6}	Sinais de comando chaves principais
THD	<i>Total Harmonic Distortion</i> (Distorção Harmônica Total)
T_s	Período de comutação
t_f	<i>fall time</i> (tempo de queda)
UPS	<i>Uninterruptible Power Supply</i> (Fonte ininterrupta de Energia)
V_o	Tensão de Saída

V_{bar}	Tensão de Barramento
V_{bat}	Tensão do Banco de Baterias
V_{DS}	Tensão <i>dreno</i> -fonte
V_{GE}	Tensão <i>gate</i> -emissor
V_{GS}	Tensão <i>gate</i> -fonte
V_{in}	Tensão eficaz de entrada
ZCS	<i>Zero Current Switching</i> (Chaveamento em Zero de Corrente)
ZCT	<i>Zero Current Transition</i> (Transição em Zero de Corrente)
ZCZVT	<i>Zero Current and Zero Voltage Transition</i> (Transição em Zero de Corrente e Tensão)
ZVS	<i>Zero Voltage Switching</i> (Chaveamento em Zero de Tensão)
ZVT	<i>Zero Voltage Transition</i> (Transição em Zero de Tensão)
$\eta\%$	Rendimento Percentual

SUMÁRIO

Lista de Figuras	10
Lista de Tabelas	15
Capítulo 1 - Introdução.....	23
1.1. Introdução Geral	23
2.1. Fontes Ininterruptas de Energia.....	26
1.1.1. Estágio de Entrada de uma UPS de Dupla Conversão.....	28
1.1.2. Banco de Baterias	29
1.1.3. Estágio de Saída de uma UPS.....	30
1.1.4. Sistema de Controle e de Gerenciamento de UPS's	32
1.1.5. Normas	32
3.1. Revisão Bibliográfica	40
4.1. Organização da Dissertação	47
5.1. Contribuições e Escopo da Dissertação	48
Capítulo 2 - Fonte Ininterrupta de Energia de Dupla Conversão Operando com Circuito de Auxílio à Comutação ZVT	49
2.1. Introdução	49
2.2. Projeto do Circuito de Auxílio à Comutação	55
2.3. Resultados de Simulações	56
2.3.1 Formas de Ondas para o Conversor <i>Boost</i> PWM ZVT Clássico	61
2.4. Conclusões	63

Capítulo 3 - Fonte Ininterrupta de Energia de Dupla Conversão Operando com Circuito de Auxílio à Comutação Integrado iZVT.....	65
3.1. Introdução	65
3.2. Análise do Conceito de Integração de Circuitos de Auxílio à Comutação Aplicados a uma UPS de Dupla Conversão Operando com Inversor PWM Modulado em Três Níveis	66
3.3. Inversor PWM Ponte Completa com Modulação Senoidal a Três Níveis	69
3.4. Princípio de Integração de Circuitos de Auxílio à Comutação Aplicado a Inversores PWM Modulados em Três Níveis de Tensão	72
3.5. Projeto do Circuito de Auxílio à Comutação	75
3.6. Descrição do Funcionamento do Circuito de Auxílio à Comutação	77
3.6.1. Modos de Operação Para Condição de <i>Flag On</i>	79
3.6.2. Modos de Operação Para Condição de <i>Flag Off</i>	85
3.7. Resultados de Simulação	92
3.7.1. Modulação em três Níveis de Tensão do Inversor PWM.....	92
3.7.2. Simulação da UPS Completa	96
3.7.2.1. Comutação das Chaves Principais Condição de <i>Flag On</i>	97
3.7.2.2. Comutação das Chaves Principais Condição de <i>Flag Off</i>	99
3.7.2.3. Comutação das Chaves Auxiliares.....	102
3.8. Conclusões	104
Capítulo 4 - Resultados Experimentais.....	105
4.1. Introdução	105
4.2. UPS de dupla conversão operando com CAC ZVT Clássico.....	106
4.3. UPS de dupla conversão operando com CAC iZVT	111
4.3.1. Comutação das Chaves Principais Condição de <i>Flag On</i>	111
4.3.2. Comutação das Chaves Auxiliares Condição de <i>Flag On</i>	115
4.3.3. Comutação das Chaves Principais Condição de <i>Flag Off</i>	118

4.3.4. Comutação das Chaves Auxiliares Condição de <i>Flag Off</i>	121
4.3.5. A tensão de Saída do Inversor.....	124
4.4. Protótipo da UPS de Dupla Conversão	125
4.5. Rendimento do CAC ZVT <i>versus</i> CAC iZVT.....	127
4.6. Equipamentos Utilizados na Aquisição dos Resultados	129
4.7. Conclusões.....	129
Capítulo 5 - Conclusões Gerais.....	131
Referências..	135
Apêndice A - Projeto dos Conversores de Potência que Fazem Parte de Uma Fonte Ininterrupta de Energia de Dupla Conversão	139
Apêndice B - Programa da EPLD	168
Apêndice C - Drives de Comando das Chaves.....	177

Capítulo 1

INTRODUÇÃO

1.1. Introdução Geral

No atual estágio de globalização, as indústrias estão incumbidas do desenvolvimento de produtos de alta qualidade e confiabilidade, também visando produtos mais compactos devido à incessante busca pela redução de custos de produção. Conseqüentemente, cada vez mais a integração de processos e sistemas se torna indispensável além da redução do número de componentes discretos.

Nesse contexto, pesquisas na área de eletrônica de potência investem em projetos de conversores mais robustos, confiáveis, com melhor resposta dinâmica, maior rendimento e menor volume. Com isso, a integração de componentes de função comum se torna imprescindível para a evolução dos conversores estáticos a fim de reduzir cada vez mais o volume sem perda de rendimento, tornando a produção de conversores integrados atrativa para a indústria.

Desse modo, a utilização de sistemas ininterruptos de energia (UPS) tem aumentado no mundo inteiro devido ao crescente número de cargas críticas que necessitam de alimentação ininterrupta de energia tais como hospitais, aeroportos, bancos, centrais de telecomunicação, dentre outras. São de grande importância, a confiabilidade, a robustez e a qualidade da energia entregue às cargas críticas, justificando a aplicação da técnica de integração de circuitos de auxílio à comutação a fontes ininterruptas de energia, visando à elevada eficiência e à redução de volume, peso, custo, etc.

A qualidade da energia entregue à carga crítica está ligada diretamente à maneira como a carga crítica é alimentada. Na literatura, inúmeras topologias de fontes ininterruptas de energia são apresentadas e estão divididas em três tipos principais: *passive standby (off-line)*, *line-interactive* e *double conversion (on-line)*. Essa divisão gerou inúmeros trabalhos

relacionados a regras para enquadramento dos tipos de UPS's quanto a modos de operação, qualidade da forma de onda, distorção harmônica, dentre outros [1], [2], [3] e [4].

Entre os tipos de UPS's citadas a de dupla conversão se destaca pela qualidade da energia entregue à carga crítica, tendo como principal característica a existência de dois estágios de conversão de energia. A energia da rede elétrica é retificada e entregue ao barramento e, posteriormente, a energia do barramento passa por um inversor de tensão responsável pela alimentação direta da carga crítica. Dessa forma, a UPS de dupla conversão transforma primeiramente a energia de CA em CC e, posteriormente, de CC novamente em CA, sendo essa a origem da nomenclatura dupla conversão.

Uma UPS de dupla conversão é tipicamente um sistema constituído por mais de um conversor, dessa forma sendo considerado um sistema multiconversor. São compostas basicamente por: (i) Estágio de retificação de energia CA-CC (retificação da energia proveniente da rede elétrica); (ii) Conversor pré-regulador CC-CC responsável pela correção do fator de potência; (iii) Carregador de baterias CC-CC responsável por manter a carga do banco de baterias, no modo de operação normal; (iv) Descarregador do banco de baterias CC-CC responsável por suprir o barramento CC através do banco de baterias na falta da rede elétrica convencional; (v) inversor CC-CA responsável por fornecer alimentação de boa qualidade para a carga crítica.

O inversor possui papel fundamental na qualidade da energia fornecida à carga crítica. Então, é proposta a utilização de modulação três níveis no inversor, possibilitando assim uma redução significativa no volume do filtro de saída e um menor conteúdo harmônico na forma de onda de saída se comparado ao mesmo inversor operando com modulação em dois níveis.

Atualmente, além da conformidade com as normas, desempenho e eficiência, peso e volume passaram a ser de grande importância. O aumento da frequência de operação dos conversores estáticos leva a uma melhora em sua resposta dinâmica e à redução dos elementos magnéticos e de filtragem, porém resulta em uma redução de rendimento global do conversor devido às perdas de comutação [5] e causa o aumento das interferências eletromagnéticas (*Electromagnetic Interference* - EMI).

Uma solução para esse problema é a utilização de circuitos de auxílio à comutação, a fim de diminuir ou anular a sobreposição das formas de onda de corrente e de tensão sobre a chave no intervalo da comutação. Para essa finalidade, foram propostas inúmeras técnicas de auxílio à comutação, tanto passivas (*snubbers* [6], [7] e [8]) quanto ativas (ZVS [9], ZCS [9], ZVT [10], ZCT [11] e ZCZVT [12]).

Entre as técnicas de auxílio à comutação, a ZVT se destaca pela atuação somente nos instantes de comutação e uma vez que seus componentes ficam fora do fluxo de potência do conversor. Dessa forma, uma pequena parcela de energia é utilizada para proporcionar comutação suave na chave principal em zero de tensão. Uma característica dessa técnica é que para a entrada em condução da chave principal a comutação é verdadeiramente suave e para o bloqueio a comutação é do tipo *snubber* ou pseudo suave.

Entretanto, a aplicação da técnica ZVT tradicional a um sistema composto por um número grande de conversores, sistemas multiconversores como é o caso de uma UPS de dupla conversão, tornaria o sistema inviável economicamente [3].

Nesse caminho, a utilização de integração de técnicas de auxílio à comutação vem de encontro à viabilização econômica e à redução do número de componentes discretos [13]. Possibilitando obter sistemas com maior rendimento em relação ao mesmo sistema operando com circuitos independentes de auxílio à comutação e ainda com a vantagem da minimização da energia reativa circulante nos circuitos de auxílio à comutação [14].

O funcionamento correto do circuito de auxílio à comutação integrado requer sincronismo entre as frequências de comutação dos conversores que fazem parte da UPS, de forma que a energia reativa resultante de uma ou mais comutações seja utilizada para auxiliar as demais comutações do sistema. Conseqüentemente, resulta em um sistema mais eficiente do ponto de vista da energia total utilizada para realizar todas as comutações.

As principais vantagens do uso do conceito de integração de CAC são: a redução do número de componentes e a minimização da energia reativa circulante. Porém, o projeto adequado do iCAC é mais complexo e requer um maior esforço de engenharia. Em [13] é apresentada uma metodologia de projeto para obtenção de iCAC em multiconversores, no qual com o mínimo de elementos adicionais muitas vezes é possível utilizar parte do circuito principal de potência como circuito auxiliar. Dessa forma, consegue-se uma redução dos elementos adicionais necessários para se obter a comutação suave em todos os interruptores principais presentes na UPS [15], [16] e [17].

Visando à redução de peso/volume da UPS, além do uso da técnica de integração de circuitos de auxílio à comutação há a redução de elementos desnecessários. Dessa forma, para o conversor de *backup* é utilizado o próprio conversor *boost* de entrada e para o carregador de baterias é utilizado um conversor *buck* que permite que o nível de tensão do banco de bateria. Com isso o nível de tensão do banco de baterias é projetado em função da minimização do número de baterias.

Para comprovação da viabilidade do sistema proposto, o protótipo de uma UPS de dupla conversão foi implementado em laboratório e dois CAC são ensaiados. Primeiramente o CAC ZVT clássico [14] do qual são retirados resultados quanto às comutações e quanto à eficiência da fonte ininterrupta de energia operando com o CAC mencionado. Em seguida, o CAC iZVT proposto cujos resultados experimentais quanto ao processo de comutação e quanto à eficiência do sistema são apresentados. Por fim, os resultados em termos da eficiência dos dois sistemas são discutidos e confrontados.

2.1. Fontes Ininterruptas de Energia

Atualmente, a qualidade do fornecimento de energia elétrica tem se tornado um fator determinante num mundo cada vez mais informatizado e automatizado. A maioria dos equipamentos eletrônicos é ligada diretamente à rede pública de energia. Com isso, os equipamentos ficam expostos a distúrbios na rede de distribuição de energia, tais como: variações de tensão e frequência, interrupções, etc. Equipamentos eletrônicos, de telecomunicações, hospitais, centrais de processamento de dados, entre outros necessitam de alta qualidade de energia. Para o perfeito funcionamento dessas cargas críticas, deve ser utilizado um sistema de interface entre equipamentos eletrônicos e a rede pública de energia.

Uma UPS é um sistema projetado para fornecer energia automaticamente, sem atrasos ou transitórios, durante um determinado período no qual a fonte normal é incapaz de fornecer energia adequadamente. Na Figura 1.1, uma fonte ininterrupta de energia elétrica como interface entre a rede pública de energia e a carga crítica é ilustrada em diagrama em blocos.




Figura 1.1. Diagrama em blocos de uma UPS como interface entre a rede e a carga crítica;

As UPS's são classificadas de acordo com as configurações topológicas e podem ser divididas em três grandes grupos: *passive-standby (off-line)*, *line-interactive* e *double-conversion (on-line)*.

A topologia *passive-standby* apresenta somente um estágio de conversão de energia. Normalmente a energia é diretamente transferida da rede pública para a carga e, somente quando ocorre uma falha na rede pública, o elemento armazenador (banco de baterias) fornece

energia para a carga. Neste tipo de UPS, o inversor é conectado em paralelo com a rede pública.




Figura 1.2. Configuração básica de uma UPS *passive standby*;

Na *line-interactive*, o inversor é conectado em paralelo com a entrada CA, atuando em uma falha no fornecimento de energia e como carregador de bateria. O inversor interage com a linha (rede pública) para diminuir, elevar ou substituir a energia, conforme requerido para manter a tensão constante para a carga crítica.




Figura 1.3. Configuração básica de uma UPS *line-interactive*;

As UPS's *double-conversion*, dupla conversão, caracterizam-se por dois estágios de conversão de energia, ou seja, primeiramente a energia CA da rede pública é convertida em CC e, posteriormente, é transformada em CA e transferida para a carga. Neste tipo de UPS, o inversor é conectado em série entre a rede pública de energia e a carga. Assim, a energia para a carga flui continuamente pelo inversor.




Figura 1.4. Diagrama simplificado de uma UPS de dupla conversão;

Dentre as topologias mais confiáveis, destacam-se as UPS's de dupla conversão, pois a carga crítica é sempre suprida pelo inversor. Dessa forma, os distúrbios providos da rede não são repassados à carga. Devido às características citadas, a UPS de dupla conversão é, portanto a topologia escolhida para o desenvolvimento deste trabalho.

Na Figura 1.5 é ilustrado o diagrama em blocos de uma UPS de dupla conversão a qual é composta por: (i) Um conversor elevador (*boost*) responsável pela manutenção do barramento CC, pela correção do fator de potência (PFC) e como conversor de *buckup*; (ii) Carregador de baterias (*buck*), responsável por manter a carga do banco de baterias no modo de operação normal; (iii) Banco de baterias, responsável por suprir a alimentação da carga crítica na falta da rede elétrica; (iv) Um inversor responsável por alimentar a carga crítica com boa qualidade.




Figura 1.5. Configuração básica de uma UPS *double-conversion*;

A flexibilidade na escolha da tensão do banco de baterias torna possível reduzir o número de unidades que o compõem, possibilitando, assim, a redução do custo [18]. O conversor *buck* é utilizado com interface entre o barramento CC e o banco de baterias, de forma que a tensão do banco de baterias possa ser projetada em função da necessidade de cada caso. Conseqüentemente, o sistema se torna mais eficiente com menor volume e menor custo [19] e [20].

Foi utilizada a metodologia do projeto do banco de baterias apresentado em [21], de modo a encontrar o melhor nível de tensão para um dado projeto e assim reduzir seu custo, peso e volume. Como resultado, custo, peso e volume da UPS como um todo são reduzidos, pois grande parte do custo de uma UPS corresponde ao banco de baterias.

1.1.1. Estágio de Entrada de uma UPS de Dupla Conversão

O estágio de entrada de uma UPS é responsável pela retificação da energia de rede da carga e da descarga do banco de baterias. Esse estágio é composto pelos seguintes subsistemas:

- Conversor pré-regulador;
- Conversor de *backup*;
- Carregador de baterias;

Esse estágio deve ser capaz de realizar a correção do fator de potência, sendo que esta função é desempenhada pelo conversor pré-regulador que é a interface entre o estágio retificador e o barramento CC. As normas que regulamentam os níveis da qualidade na forma de onda da corrente drenada da rede pública estão cada vez mais exigentes. Assim, deve-se fazer uso de um conversor pré-regulador para atender às normas de interferência eletromagnética e de fator de potência.

O conversor de *backup* é responsável por entregar energia à carga crítica no momento da falta de rede elétrica convencional. Para esse projeto, devido à entrada universal, o conversor *boost* de entrada será utilizado como conversor de *backup*, o que possibilita redução de custos no projeto [21].

O projeto adequado do carregador de baterias é de fundamental importância para uma UPS, pois a maior parte do custo e volume/peso do sistema é função do banco de baterias. Para esse estágio o conversor *buck* é utilizado.

1.1.2. Banco de Baterias

Para o modo de falta da fonte convencional de energia (rede pública) o banco de baterias passa a ser a fonte de energia primária. Grande parte dos custos de produção de uma fonte ininterrupta de energia corresponde ao banco de baterias. Portanto, deve-se dar atenção especial ao projeto desse elemento [22], uma vez que a redução do seu custo, volume e peso reduzirá o custo da UPS como um todo. No Apêndice A é apresentado um exemplo de projeto para o banco de baterias.

A flexibilidade na definição do nível de tensão do banco de baterias permite que a tensão nesse elemento seja projetada em função de um valor ótimo para cada caso. Porém é necessário fazer uso de um conversor de interface entre o barramento CC e o banco de baterias. O conversor abaixador de tensão, *buck*, é uma opção de baixo custo para esse caso, já que opera como carregador de baterias e com rebaixador de tensão. Dessa forma o nível de tensão do banco de baterias pode ser projetado em função da otimização de custo e de volume para um determinado tempo de operação no modo de *backup*.

No mercado, os fabricantes de baterias possuem modelos específicos de baterias em função da tensão e da autonomia, de modo que só existe um modelo de bateria capaz de suprir energia para uma carga específica, para um dado fabricante de baterias. Então, o projeto define a autonomia e a corrente de descarga do banco de baterias, com esses dados é feita a escolha do modelo de baterias a ser utilizado. E é através da definição do nível de tensão do banco de baterias que se obtém o de menor custo, volume e peso [20]. Essa metodologia descrita é utilizada no projeto apresentado no Apêndice A, Seção A.4.

1.1.3. Estágio de Saída de uma UPS

O estágio de saída de uma UPS é composto por um inversor, responsável por transformar energia da forma CC para CA, filtro de saída e no caso de ser isolada, um transformador de saída pode ser utilizado tanto na isolação como na adequação de níveis de tensão.

Um dos principais fatores que determinam a qualidade de uma UPS é a performance do inversor utilizado, o qual tem como função transformar tensão CC do barramento em tensão senoidal, com baixa distorção e elevada rejeição a distúrbios de carga e/ou à tensão CC do barramento. A resposta dinâmica do inversor é determinada pelo controlador utilizado e pelo tipo de carga na saída.

Portanto, além de uma boa resposta dinâmica e estabilidade em regime permanente, o controlador utilizado deve ser insensível às variações paramétricas da planta, uma vez que a carga interage com os parâmetros do filtro de saída. Com isso, a utilização de técnicas de controle modernas e robustas é um fator favorável à obtenção de tal performance do inversor, e como consequência, da UPS como um todo.

Para UPS's monofásicas uma boa solução de controle para o estágio de saída de fontes ininterruptas de energia é discutida em [23], onde é feita uma análise comparativa entre técnicas de controle digital para inversores de UPS's.

Visando à redução de custos com a minimização do volume do filtro de saída além da facilidade de adequação às normas é utilizado como estágio de saída da UPS um inversor PWM ponte completa modulado em três níveis de tensão. O inversor utilizado neste trabalho é ilustrado na Figura 1.6.




Figura 1.6. Inversor PWM ponte completa, *full-bridge*;

Nesse tipo de modulação, o filtro de saída pode ser projetado para o dobro da frequência de comutação, tendo como consequência sua redução de peso/volume.

A modulação de três níveis de tensão (positivo, zero e negativo) no inversor PWM ponte completa, *full-bridge*, apresenta um menor conteúdo harmônico se comparado ao mesmo inversor operando com modulação em dois níveis de tensão.

Na Figura 1.7 os circuitos equivalentes em função dos estados de suas chaves são ilustrados.




Figura 1.7. Inversor PWM ponte completa modulado em três níveis de tensão: (a) S_1 e S_4 fechadas. (b) S_2 e S_3 fechadas. (c) S_1 e S_3 fechadas. (d) S_2 e S_4 fechadas;

A tensão aplicada na saída V_c pode ser $+V_{cc}$, $-V_{cc}$ e 0 , dependendo do estado das chaves e do sentido da corrente de carga.

1.1.4. Sistema de Controle e de Gerenciamento de UPS's

O sistema de controle e de gerenciamento de uma UPS é um fator de extrema importância para o perfeito funcionamento da mesma, pois uma UPS é composta de diversos subsistemas (conversores) e cada um deles apresenta suas próprias especificações [23]. Desse modo, o projeto do sistema de controle é realizado individualmente para cada subsistema, cabendo ao sistema de gerenciamento garantir a simbiose entre eles.

O sistema de controle não é o foco deste trabalho, sendo uma sugestão para trabalhos futuros: O projeto e desenvolvimento de um sistema de controle e gerenciamento para uma UPS de dupla conversão com CAC iZVT operando com inversor PWM ponte completa modulado em três níveis de tensão.

Neste trabalho, os protótipos desenvolvidos operam em malha aberta e o objetivo principal é comprovar a comutação suave do tipo ZVT nos conversores principais e do tipo ZCS e/ou ZVS nas chaves auxiliares, bem como comparar, por um lado a eficiência de uma UPS de dupla conversão operando com CAC ZVT e, por outro, CAC iZVT.

1.1.5. Normas

A qualidade da energia fornecida por uma fonte ininterrupta de energia assim como seu impacto na rede de energia devido à injeção de harmônicos, de distúrbios de tensão e de corrente, entre outros, tem seus valores e limites estabelecidos por normas. Tais normas buscam estabelecer parâmetros para a fabricação e utilização de fontes ininterruptas de energia. Diversas são as normas técnicas relativas ao uso de fontes ininterruptas de energia, destacando-se: PE 1-1992, IEC 32040-3, IEC 61000-3-2 e IEC 62040-3.

A PE 1-1992, que foi redigida pela NEMA (*National Electrical Manufacturers Association*) em 1992, é aplicada a sistemas de conversão de energia CA-CA com um elemento armazenador de energia elétrica CC dedicado. O objetivo dessa publicação é fornecer definições, especificações, programa para testes, considerações sobre segurança, entre outros, aos fabricantes e usuários de UPS's.

A Tabela 1.1 apresenta os níveis de potência de saída preferidos em kVA, tanto para saídas monofásicas quanto para saídas trifásicas.

Tabela 1.1. Potências de Saída Preferidas em (kVA)

Saídas monofásicas	Saídas trifásicas
0,10	10
0,15	15
0,20	20
0,25	30
0,30	37,5
0,35	50
0,40	75
0,50	100
0,60	125
0,75	150
1,00	175
1,50	200
2,00	225

A Tabela 1.2 apresenta os valores nominais preferidos para as tensões de entrada e de saída em volts.

Tabela 1.2. Tensões Nominais de Entrada e Saída (V_{RMS})

Tensões Nominais
120
208
240
277
480
575

Para os estágios de entrada a Tabela 1.3 apresenta as principais especificações.

Tabela 1.3. Especificações para Estágios de Entrada das UPS's

1) Mínimo fator de potência a plena carga*	
Potência (kVA)	Fator de potência
0,1 – 1	0,60
> 1 – 10	0,65
> 10 – 30	0,70
> 30 – 100	0,75
> 100 – 300	0,80
> 300 – 1000	0,85

2) Limite da corrente de entrada (Máxima carga da bateria e/ou máxima sobrecarga de saída)	
125% da corrente de entrada para plena carga	

3) THD da corrente de entrada	
Potência (kVA)	THD
> 0 – 20	30%
> 20 – 200	15%
> 200	10%

A Tabela 1.4 apresenta as principais especificações para a saída de UPS's.

Tabela 1.4. Especificações para Estágios de Saída das UPS's

1) Regulação da tensão de saída em regime permanente (operação a vazio até a plena carga e da tensão mínima até a máxima tensão da bateria)	
Potência (kVA)	Máxima variação da tensão de saída
0,1 – 20	+5%, -10%
> 20 – 1000	±2

2) THD da tensão de saída	
Potência (kVA)	THD máxima para carga nominal
≤ 2	10%
> 2	5%

3) Capacidade de sobrecarga	
Potência (kVA)	Sobrecarga
> 0,1 – 2	Sem sobrecarga
> 2 – 10	125% por 5 min
> 10	125% por 10 min
4) Frequência de saída	
Potência (kVA)	Varição da frequência de saída
> 0,1 – 2	± 1 Hz
> 2	± 0,5 Hz

As informações contidas na norma IEC 32040-3 (*Methods specifying performance test requirements of UPS*) são de grande importância para projetistas de UPS's, pois dizem respeito às especificações para a saída. Nessa norma também é feita uma classificação das UPS's na qual foram levados em conta os dez principais tipos de distúrbios na rede, conforme visto na Tabela 1.5.

Tabela 1.5. Dez Principais Distúrbios na Rede de Energia

Distúrbio na Rede	Escala de Tempo
1 Falta de Rede	> 10 ms
2 Flutuações de tensão	< 16 ms
3 Transientes de tensão	4 - 16 ms
4 Sub-tensão	Contínuo
5 Sobre-tensão	Contínuo
6 Efeitos de raios	Esporádico < 1 ms
7 Surto de tensão	< 4ms
8 Flutuações de frequência	Esporádico
9 Surto de tensão	Periódico
10 Harmônicas de tensão	Contínuo

As UPS's podem ser classificadas em três categorias diferentes de acordo com os limites para transitórios da tensão de saída nas condições de alteração no modo de operação (rede/bateria), e da aplicação de degraus de carga crescentes e/ou decrescentes. Os três passos para a classificação das UPS, segundo a IEC 62040-3, são:

- ✓ **Passo 1:** Dependência da tensão de saída da UPS em relação à tensão da rede;
- ✓ **Passo 2:** Forma de onda da tensão de saída da UPS;
- ✓ **Passo 3:** Curvas de tolerância dinâmicas da saída da UPS.

Passo 1: Dependência da saída da UPS em relação à tensão da rede

Essa classificação é feita de acordo com o grau de dependência da tensão de saída da UPS em relação à tensão da rede. As variáveis envolvidas são a amplitude de tensão e a frequência. De acordo com a dependência dessas variáveis, a UPS pode ser classificada como VFI, VI ou VFD.

VFI: *Voltage and Frequency Independent*

Quando a saída da UPS é independente tanto das variações de amplitude da tensão quanto da frequência da rede, mantendo-se regulada dentro das tolerâncias estabelecidas pela norma IEC 61000-2-4.

VI: *Voltage Independent*

Quando a saída da UPS é dependente das variações de frequências da rede, mas as variações da tensão da rede são condicionadas.

VFD: *Voltage and Frequency Dependent*

Quando a saída da UPS é dependente tanto das variações de tensão quanto das variações de frequência da rede. Quando a UPS não apresenta meios corretivos, tais como transformadores com tap, filtros EMC ou varistores.

Passo 2: Forma de onda da tensão de saída da UPS

Esta classificação é feita por meio de um código de dois caracteres, conforme mostrado na Tabela 1.6.

Tabela 1.6. Codificação do Passo 2 da IEC 62040-3

Código		
S	S	Senoidal: THD < 8% sob toda a carga de referência linear ou não linear
X	X	Não senoidal: THD > 8% sob carga de referência não linear
Y	Y	Não senoidal: excedendo os limites da norma IEC 61000-2-2

* Formação do código: Primeiro caractere (esquerda): modo normal. Segundo caractere (direita): modo *backup*.

Passo 3: Curvas de tolerância dinâmicas da saída da UPS

Esta classificação é feita através de um código de três caracteres. Cada caractere representa a performance da UPS perante um evento, que pode ser mudança no modo de operação ou um degrau de carga. Os códigos são baseados em números associados a uma dada curva de tolerância que representa o comportamento da UPS perante o evento representado por cada caractere. A codificação é ilustrada na Figura 1.8.




Figura 1.8. Codificação do passo 3 da IEC 62040-3;

Para o passo 3 são apresentadas às curvas de tolerância dinâmicas de acordo com as quase se classificam as UPS's.

A Figura 1.9 apresentada diz respeito à classificação 1.




Figura 1.9. Classificação 1;

A Figura 1.10 apresentada diz respeito à classificação 2.




Figura 1.10. Classificação 2;

A Figura 1.11 apresentada diz respeito à classificação 3.




Figura 1.11. Classificação 3;

De acordo com a norma IEC 61000-3-2 (*Methods of specifying performance test requirements of UPS*), a UPS que se deseja projetar neste trabalho é classificada como sendo

do tipo A. Então, os harmônicos da corrente de entrada não devem exceder os valores absolutos dados na Tabela 1.7.

Tabela 1.7. Especificações para Estágios de Saída das UPS's

Ordem do harmônico N	Máxima corrente harmônica permitida (A)
Harmônicos Ímpares	
3	2,30
5	1,14
7	0,77
9	0,40
11	0,33
13	0,21
$15 \leq n \leq 39$	$0,25/n$
Harmônicos Pares	
2	1,08
4	0,43
6	0,30
$8 \leq n \leq 40$	$1,84/n$

Várias outras normas da NEMA e também de outras instituições são referenciadas nesta publicação, como por exemplo:

- IEEE 519-1992: *Recommended practices and requirements for harmonic control in electrical power systems*;
- IEEE 446-1995: *Emergency and standby power systems for industrial and commercial applications*;
- NEMA PE 7-1992: *Communication type battery chargers*;
- EB 2175: Conversor a semicondutor: Sistema de alimentação de potência ininterrupta.

3.1. Revisão Bibliográfica

Diversos circuitos de auxílio à comutação aplicados a fontes ininterruptas de energia foram propostos na literatura. Nesta seção, serão descritos os trabalhos de maior relevância em relação ao contexto desta dissertação. O estado da arte e objetivo deste trabalho frente a esse contexto também serão apresentados.

A complexidade e o elevado custo de produção tornam os circuitos de auxílio à comutação pouco utilizados pelos fabricantes de fontes ininterruptas de energia. A grande maioria dos circuitos de auxílio à comutação encontrados comercialmente são do tipo passivos, *snubbers* dissipativos e/ou regenerativos. Dessa forma, a utilização de circuitos ativos de auxílio à comutação, apesar de propiciar melhor rendimento e permitir a utilização de maiores frequência de comutação não emplacou em termos de mercado devido à função custo. O conceito de integração de circuitos de comutação surge como alternativa devido à redução no número de componentes para a realização da comutação suave.

Muitas são as vantagens das técnicas ativas em relação às passivas (*snubbers*) entre as quais se destaca a “qualidade” da comutação. Isso é, para as técnicas ativas pelo menos uma das comutações, entrada em condução e/ou bloqueio, é comutação verdadeiramente suave, enquanto que para as técnicas passivas ocorre somente uma diminuição das derivadas de tensão e/ou corrente durante a comutação. Conseqüentemente, existe uma minimização de EMI com a utilização de circuitos de auxílio à comutação ativos. Dentre as técnicas ativas, destaca-se a ZVT [10] devido à simplicidade do CAC e de o mesmo estar localizado fora do fluxo de potência do conversor e operar somente nos instantes de comutação, dessa forma processando uma pequena parcela da potência total do conversor.

Nesse contexto, serão apresentados alguns trabalhos contendo CAC ativos, contendo menor a maior grau de integração e de complexidade, aplicados a fontes ininterruptas de energia. Inicialmente, serão apresentados trabalhos com o conceito de integração de CAC aplicados a estágios de entrada de UPS's [13] e, posteriormente, a UPS's completas [15], [16] e [24], o que determina o estado da arte.

Em [25] é proposto o conceito de circuitos auxiliares de comutação integrados ZVT aplicados aos sistemas conversores de potência com vários estágios. Com esse conceito, é possível reduzir o número de elementos adicionais, com a vantagem de minimizar a energia reativa circulante no CAC. Um novo Circuito de auxílio à comutação integrado ZVT é aplicado ao estágio de entrada de uma UPS de dupla conversão. Utilizando este novo circuito, as chaves principais operam sob comutação ZVT e as chaves auxiliares sob ZCS e/ou

ZVS. Duas novas topologias são propostas pelo autor, sendo que a topologia genérica é ilustrada na Figura 1.12.




Figura 1.12. Estágio de entrada proposto em [25];

O CAC proposto pelo autor apresenta um grau de liberdade em relação a qual conversor que irá auxiliar a comutação do outro. Por fim, o autor sugere a retirada do grau de liberdade para minimizar a energia reativa circulante presente na topologia anterior. Com isso, o sistema ainda pode ser reduzido em mais uma chave ativa, como ilustrado na Figura 1.13.




Figura 1.13. Estágio de entrada proposto em [25] para a minimização da energia reativa circulante no circuito de auxílio à comutação;

O trabalho visa demonstrar que pelo uso do conceito de integração de CAC (iCAC) é obtida a redução do número de componentes acionais em relação à técnica ZVT clássica [10]. No iCAC proposto, as comutações das chaves auxiliares são ZCS e/ou ZVS, enquanto que para o circuito clássico as mesmas são dissipativas. O iCAC proposto é composto por apenas um indutor ressonante (L_{r1}), um diodo (D_{a1}) e duas chaves auxiliares (S_{a1} e S_{a2}).

Em [26] são propostos dois novos circuitos de auxílio à comutação ZVT para realizar a comutação dos três conversores que tipicamente compõem o estágio de entrada de várias UPS (pré-regulador, carregador de baterias e conversor *backup*).

O primeiro circuito proposto apresenta um único indutor ressonante com volume reduzido e capaz de realizar a comutação suave do tipo ZVT nas chaves principais e ZVS e/ou

ZCS nas chaves auxiliares. Conseqüentemente, o sistema apresenta alta eficiência, aumentando a autonomia do banco de baterias. Na Figura 1.14 é ilustrado o sentido do fluxo da energia reativa no CAC de modo que a comutação do tipo *boost* auxilie as demais comutações do estágio de entrada.




Figura 1.14. Princípio de funcionamento do primeiro CAC proposto em [26];

Com o uso do princípio de integração de circuitos de auxílio à comutação, a energia reativa acumulada para o processo de comutação do pré-regulador é utilizada para auxiliar o processo de comutação do carregador de baterias. Dessa forma, a energia reativa armazenada em um único indutor ressonante é utilizada para conseguir zero de tensão sobre as chaves principais do pré-regulador e do carregador de baterias.

Na Figura 1.15 é apresentada a primeira célula de CAC proposta pelo artigo.




Figura 1.15. Primeira célula do CAC proposta em [26];

- (i) Ponto “a” é conectado ao dreno da chave principal do pré-regulador se a chave for MOSFET (coletor se a chave for IGBT);
- (ii) Ponto “b” é conectado ao terra do pré-regulador;
- (iii) Ponto “c” é conectado no terminal fonte (*source*) da chave principal do carregador de bateria se for MOSFET (emissor se for um IGBT).

O segundo circuito de auxílio à comutação proposto pelo autor no artigo é baseado no fato de que a comutação da chave principal do pré-regulador e do carregador de baterias

ocorre ao mesmo tempo, e suas chaves estão conectadas ao mesmo terra e com mesma frequência de comutação.




Figura 1.16. Princípio de funcionamento do segundo CAC proposto em [26];

Na Figura 1.17 é apresentada a segunda célula de CAC proposta pelo artigo.




Figura 1.17. Segunda célula do CAC proposta em [26];

- (i) Ponto “a” é conectado no dreno da chave principal do pré-regulador se for MOSFET (coletor se for IGBT);
- (ii) Ponto “b” é conectado no terra;
- (iii) Ponto “c” é conectado no dreno da chave principal do carregador de bateria se for MOSFET (coletor se for IGBT);
- (iv) Ponto “d” é conectado no catodo do diodo *boost*, isto é, conectado no terminal positivo do barramento CC.

Com base nesses dois novos iCAC são apresentadas várias topologias de estágio de entrada de uma UPS de dupla conversão utilizando as células de comutação propostas, sendo que em todas as topologias a comutação das chaves principais é ZVT e as comutações das chaves auxiliares são ZVS e/ou ZCS.

Em [27] é proposto um circuito de auxílio à comutação iZVT aplicado ao estágio de entrada de uma fonte ininterrupta de energia, com conversor pré-regulador com entrada

universal e com um conversor bidirecional para barramento CC atuando como interface com banco de baterias. Com o uso do conversor bidirecional é possível eliminar as altas e baixas frequências do *ripple* de corrente na carga do banco de baterias.

O circuito de auxílio à comutação propicia a comutação suave do tipo ZVT nas chaves principais em todos os modos de operações. Esse circuito controla a taxa da variação de corrente, di/dt , do processo ressonante, permitindo a utilização do diodo lento (intrínseco do MOSFET) no conversor bidirecional. O iCAC proposto é baseado no conceito de integração de circuitos de auxílio à comutação ao qual a energia envolvida em um ou mais processo(s) de comutação(ões) é utilizada para assistir outro(s) processo(s) de comutação.

O trabalho apresenta um circuito de auxílio à comutação com apenas um indutor ressonante para realizar a comutação suave de todas as chaves principais dos dois conversores, *boost* e bidirecional.

O valor do indutor ressonante é projetado para minimizar os efeitos da recuperação reversa do diodo. O capacitor C_{S3} é projetado para garantir comutação suave para o pior caso, isto é, quando a corrente de entrada é zero e a corrente do banco bateria é máxima. A Figura 1.18 ilustra o CAC proposto no trabalho.




Figura 1.18. Sistema proposto em [27];

Em [15] é proposto o uso do princípio de integração de circuitos de auxílio à comutação aplicado a uma UPS de dupla conversão. É proposto um único iCAC a ser utilizado para realizar a comutação da UPS completa. Porém apenas uma das pernas do inversor opera em alta frequência. Dessa forma o inversor trabalha com modulação em dois níveis de tensão.

Para que o iCAC funcione perfeitamente, todos os conversores devem operar na mesma frequência ou em frequências múltiplas. Dessa maneira, a energia presente no final do processo da comutação das chaves que operam no modo *boost* é utilizada para auxiliar as comutações das chaves que operam no modo *buck*.

O iCAC proposto, ilustrado na Figura 1.19, é composto por apenas dois indutores ressonantes, três diodos auxiliares e três interruptores auxiliares. Com a utilização do iCAC obtém-se comutação suave do tipo ZVT nos interruptores principais, livres de sobre-corrente e sobre-tensão, com comutação suave do tipo ZCS e/ou ZVS nos interruptores auxiliares. Como resultado, consegue-se reduzir para a metade o número de elementos adicionais quando comparado com o mesmo sistema utilizando circuitos ZVT independentes [10].




Figura 1.19. UPS de dupla conversão operando com inversor modulado em dois níveis de tensão [15];

Em [24] é apresentada uma generalização do conceito de integração de circuitos de auxílio à comutação de modo a tornar o conceito facilmente aplicável a conversores com múltiplos estágios de conversão de energia.




Figura 1.20. Representação do conceito de integração de circuitos de auxílio à comutação segundo [24];

A generalização proposta pelo autor do trabalho visa demonstrar que quanto mais integrado estiver um circuito de auxílio à comutação e quanto mais conversores fizerem parte do sistema, maior é a eficiência do sistema como um todo e maior o grau de liberdade em termos de qual/quais comutação(ões) auxilia(m) as demais. Dessa forma, a energia reativa nos

CAC pode ser minimizada e a eficiência do sistema é aumentada. Na Figura 1.20 são ilustrados dois conversores bidirecionais em corrente operando com um único iCAC.

Como exemplo de aplicação da generalização apresentada pelo autor, é utilizada uma fonte ininterrupta de energia de dupla conversão. A célula de auxílio à comutação proposta é ilustrada na Figura 1.21.




Figura 1.21. Célula de auxílio à comutação proposta em [24];

Aplicando a célula ilustrada na Figura 1.21, UPS de dupla conversão, o autor obtém a topologia ilustrada na Figura 1.22.




Figura 1.22. UPS de dupla conversão com iCAC operando com inversor PWM modulado em dois níveis de tensão [24];

A UPS apresentada na Figura 1.22 só pode operar com inversor modulado em dois níveis de tensão.

O estado da arte é determinado por [15] e [24] onde são apresentadas UPS's de dupla conversão completas operando com circuitos de auxílio à comutação integrados. A UPS apresentada em [15] apresenta somente uma das pernas do inversor operando em alta frequência e o inversor PWM *full-bridge* só pode operar com modulação em dois níveis de tensão. A UPS apresentada em [24] possui um único circuito de auxílio à comutação

integrado que é aplicado a todos os conversores da mesma, porém o inversor PWM *full-bridge* só pode operar com modulação em dois níveis de tensão.

Dessa forma, um circuito de auxílio à comutação que abranja todos os conversores de uma UPS de dupla conversão e que seja capaz de operar com inversor PWM *full-bridge* modulado em três níveis de tensão é de relevante importância à academia e à indústria. É esse, portanto, o tema de estudo desta dissertação.

4.1. Organização da Dissertação

Capítulo 1 - Nesse capítulo é apresentada uma introdução sobre sistemas ininterruptos de energia e circuitos de auxílio à comutação, bem como o conceito de integração de circuitos de auxílio à comutação aplicado a uma fonte ininterrupta de energia com inversor PWM ponte completa operando com modulação em três níveis de tensão. São apresentados de forma resumida os principais tipos de UPS, de modo a justificar a escolha pela UPS de dupla conversão, e os seus principais subsistemas são descritos. Nesse capítulo, também é apresentada revisão bibliográfica sobre circuitos de auxílio à comutação e integração de circuitos de auxílio à comutação aplicados a UPS's.

Capítulo 2 - Nesse capítulo são revisadas as técnicas de comutação suave e é justificada a escolha pela técnica ZVT. Além de ser apresentada uma UPS operando com circuitos de auxílio à comutação ZVT clássico, são apresentados e discutidos a estratégia de comando das chaves principais e auxiliares e os resultados de simulação para posterior comparação com a UPS iZVT, tema desta dissertação.

Capítulo 3 - Nesse capítulo é apresentada a UPS de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão com o circuito de auxílio à comutação proposto. O conceito de integração de circuitos de auxílio à comutação é discutido a fim de se verificar sua aplicação a UPS's compostas por inversores PWM ponte completa operando com modulação em três níveis de tensão. Dessa forma chega-se ao circuito de auxílio à comutação híbrido proposto neste trabalho. São apresentadas as estratégias de comando e descrição de funcionamento para o modo normal e *backup*. Por fim resultados de simulação são apresentados.

Capítulo 4 - Nesse capítulo são apresentados os resultados experimentais dos dois protótipos implementados em laboratório para avaliar e comparar as duas UPS's. Primeiramente são apresentadas as comutações das chaves principais e auxiliares da UPS com CAC ZVT clássico. A seguir são apresentadas as comutações das chaves principais e

auxiliares da UPS com CAC *iZVT*. Por último, resultados da eficiência dos dois protótipos são apresentados e comparados.

Capítulo 5 - As principais contribuições e conclusões obtidas na dissertação constituem essa seção. Também são feitas sugestões para trabalhos futuros.

5.1. Contribuições e Escopo da Dissertação

A revisão bibliográfica do uso de circuitos de auxílio à comutação e do conceito de integração de circuitos de auxílio à comutação aplicados a UPS são apresentados inicialmente. Na literatura constam diversos trabalhos para estágios de entrada de UPS's, tanto isolados quanto não isolados. Também são apresentados trabalhos contendo circuitos de auxílio à comutação aplicados a UPS completa (estágio de entrada e de saída com *iCAC*). Porém, para todos os trabalhos presentes na literatura, o estágio de saída é modulado em dois níveis de tensão.

O presente trabalho propõe um circuito híbrido de auxílio à comutação, baseado no conceito de integração de circuitos de auxílio à comutação, proposto por [28]. O CAC proposto é capaz de realizar comutação suave do tipo *iZVT* em todas as chaves principais da UPS e comutações do tipo *ZVS* e/ou *ZCS* em todas as chaves auxiliares. Esse circuito é aplicado a uma UPS de dupla conversão com inversor PWM ponte completa modulado em três níveis de tensão.

Para verificar a eficiência do sistema proposto, uma UPS de dupla conversão é implementada com potência de saída de 1kW e frequência de chaveamento de 70 kHz. Para comprovação dos resultados de simulação, dois protótipos de CAC são implementados: (i) um CAC *ZCT* clássico; (ii) CAC *iZVT* proposto. Os resultados experimentais são apresentados ao longo do trabalho de modo a comprovar a eficácia do sistema proposto.

Capítulo 2

FONTE ININTERRUPTA DE ENERGIA DE DUPLA CONVERSÃO OPERANDO COM CIRCUITO DE AUXÍLIO À COMUTAÇÃO ZVT

2.1. Introdução

A sociedade atual vem presenciando um avanço cada vez maior no desenvolvimento de aplicações nas áreas de telecomunicações e informática, no controle de tráfego aéreo, em equipamentos hospitalares, bancos e centrais financeiras entre outros contextos os quais necessitam de fontes ininterruptas de energia. Conseqüentemente, tem aumentado a procura por fontes ininterruptas de energia mais eficientes e de menor volume e peso.

As fontes ininterruptas de energia são constituídas basicamente por: (i) Um estágio retificador, responsável por efetuar e manter a carga no banco de baterias; (ii) O banco de baterias propriamente dito, responsável pela manutenção da alimentação da carga crítica no momento de falta da fonte primária de alimentação; (iii) Um inversor responsável pela alimentação da carga crítica.

Para a realização dos estágios de entrada (pré-regulador e carregador de baterias) e de saída (inversor de tensão) são utilizados conversores estáticos os quais utilizam chaves semicondutoras operando em frequências elevadas, o que acarreta perdas de condução e de comutação. O desenvolvimento de dispositivos semicondutores capazes de operar em altas frequências com menores perdas em condução foi o principal fator responsável pela elevação da frequência de operação desses conversores. A operação dos conversores em altas frequências permite obter conversores de alta densidade de potência, além de melhorar sua resposta dinâmica.

Em contrapartida, a elevação da frequência de operação aumenta as perdas de comutação dos dispositivos semicondutores e provoca oscilações de tensão e de corrente nos mesmos, aumentando assim as fontes de interferência eletromagnética (EMI – *Electromagnetic Interference*) e reduzindo o rendimento global do conversor.

O principal fator contribuinte para o aumento das perdas de comutação é a existência de um pequeno intervalo de tempo durante o processo de comutação no qual o dispositivo semicondutor conduz um valor considerável de corrente e esta submetido a um valor considerável de tensão.

Além disso, em frequências elevadas, grandes taxas de variação de tensão (dv/dt) e de corrente (di/dt) provocam oscilações de tensão e de corrente, respectivamente, durante o intervalo de comutação. Isto ocorre devido aos elementos parasitas do circuito: indutâncias e capacitâncias. Tais oscilações resultam em elevados picos de tensão e de corrente, os quais provocam esforços de tensão e de corrente sobre o dispositivo semicondutor, fazendo com que o projeto dos semicondutores seja superdimensionado. Conseqüentemente, além de suas perdas de comutação aumentarem o nível de interferência eletromagnética (EMI) é elevado.

As perdas de comutação são elevadas por características físicas dos semicondutores os quais apresentam capacitâncias e indutâncias parasitas intrínsecas no dispositivo. Para os dois principais tipos de semicondutores utilizados, *MOSFETs* e *IGBTs*, as principais perdas são entrada em condução e bloqueio, respectivamente.

Os *MOSFETs* são chaves semicondutoras com portadores majoritários e possuem uma capacitância intrínseca, parasita, o que armazena uma certa quantidade de energia que é instantaneamente dissipada sobre o semicondutor quando este entra em condução. Esta parcela de perdas é mais conhecida como perda capacitiva de entrada em condução (ou “*turn-on capacitive losses*”).

Os *IGBTs* são chaves semicondutoras com portadores minoritários que possuem a maior parcela de perdas de comutação do dispositivo causada pelas perdas por corrente da cauda (ou “*tailing current*”).

Na Figura 2.1 é ilustrada a comutação típica de um dispositivo semicondutor, onde estão salientadas as perdas em entrada em condução e no bloqueio. A existência de tensão e corrente nos instantes de comutação determina a parcela de potência que é dissipada sobre o dispositivo. Além da potência dissipada, as altas taxas de variação de tensão e corrente que provocam sobre tensão e sobre corrente degradam a vida útil do semicondutor.




Figura 2.1. Tensão e corrente na chave semicondutora durante os instantes de comutação;

Na tentativa de minimizar as perdas de comutação, inúmeras técnicas de auxílio à comutação foram propostas na literatura as quais estão divididas em duas grandes categorias: técnicas passivas e técnicas ativas.

Dentre as técnicas passivas, inúmeras topologias de circuitos são propostas. Esses circuitos são chamados de *snubbers* e são divididos em dissipativos e regenerativos. Em termos funcionais, os *snubbers* limitam os valores das derivadas de tensão e corrente no momento das comutações propiciando uma redução significativa nas perdas de comutação. As características que diferenciam as duas classes de *snubbers* estão relacionadas ao que é feito com a energia desviada para o circuito de auxílio à comutação. No *snubber* dissipativo, como o próprio nome indica, a energia é dissipada. Por outro lado, no *snubber* regenerativo parte da energia é devolvida para as fontes do sistema, elevando assim o rendimento se comparado ao *snubber* dissipativo para a mesma função.

Além da utilização de diodos, indutores e capacitores as técnicas ativas utilizam chaves semicondutoras, aumentando os custos do sistema como um todo. Porém, as técnicas ativas permitem a realização das comutações com ausência de sobreposição de tensão e de corrente durante a comutação. As técnicas ativas são divididas em ZVS [9], ZCS [9], ZVT [10], ZCT [11] e ZCZVT [12].

Dentre as técnicas de auxílio à comutação, a ZVT é uma das mais difundidas no meio acadêmico [29] e no meio industrial [30], por ter seus componentes fora do fluxo de potência do conversor e, dessa forma, processar apenas uma fração da energia do conversor em um pequeno intervalo de tempo. Desse modo, praticamente não altera as características do conversor PWM original. O circuito responsável por obter a comutação ZVT foi proposto inicialmente por [11]. Desde então os pesquisadores desenvolveram inúmeras variações topológicas [31] e metodologias de projetos [13], a fim de melhorar a performance dessa técnica (ZVT). Essa técnica torna atrativa a utilização de MOSFET's devido ao fato da

comutação ser em zero de tensão. As formas de onda típica da comutação ZVT é ilustrada na Figura 2.2.




Figura 2.2. Tensão e corrente na chave semicondutora durante os instantes de comutação;

Para controlar a entrada em condução e o bloqueio das chaves semicondutoras faz-se necessária a utilização de técnicas para controlar o fluxo de potência nos conversores estáticos. Dentre as inúmeras técnicas utilizadas para controlar o fluxo de potência propostas na literatura, a mais comum é a Modulação por Largura de Pulso (PWM - *Pulse Width Modulation*). Sua grande vantagem é a operação em frequência constante, o que permite a otimização dos filtros passivos (indutores e capacitores) e a utilização de estratégias de controle mais simples.

Outra vantagem da elevação da frequência de operação de um conversor PWM permite ainda uma redução significativa no volume e no peso dos filtros passivos e dos elementos magnéticos (indutores e transformadores) do conversor.

O circuito de auxílio à comutação ZVT aplicado a um conversor *boost* é apresentado na Figura 2.3.




Figura 2.3. Conversor *boost* ZVT PWM;

De acordo com a metodologia proposta em [15] para descrever os tipos de comutação possíveis em uma célula de um conversor PWM, existem dois tipos de comutação:

comutações do tipo *boost* e comutações do tipo *buck*, as quais são definidas em função do sentido da corrente na célula PWM, conforme ilustrado na Figura 2.4.




Figura 2.4. Princípio da comutação ZVT nos conversores PWM de acordo com o sentido da corrente do conversor: (a) Comutação de Dx para Sx, (b) Comutação de Dy para Sy;

As UPS's de dupla conversão, *double conversion*, são as que apresentam a maior proteção e qualidade na energia fornecida para a carga crítica devido ao fato de o inversor ser colocado em série entre a rede e a carga. Desse modo, a energia que é entregue à carga será sempre processada pelo inversor, livre das imperfeições e distúrbios da rede pública. Podem-se destacar as seguintes características: (i) Independência da tensão/frequência de saída, com relação à tensão/frequência de entrada; (ii) Possibilidade de tempo de transferência nulo entre modos de operação; (iii) Possibilidade de sintetizar diferentes tipos de forma de onda de tensão de saída.

A UPS de dupla conversão utilizada neste trabalho é tipicamente um sistema multiconversor, composta por um conversor pré-regulador, *boost*, um conversor carregador de baterias, *buck*, e um inversor PWM ponte completa, *full-bridge*, conforme mostrado na Figura 2.5.




Figura 2.5. Fonte ininterrupta de energia de dupla conversão;

Essa UPS de dupla conversão opera com entrada universal de energia de 90 a 265 Volts. Utilizando um banco de baterias de 96 Volts o conversor *boost* de entrada pode operar

como: (i) Conversor pré-regulador para o modo normal de operação e (ii) Descarregador de baterias para o modo de *backup*. Dessa forma, é possível reduzir custos com um conversor para essa finalidade, e o conversor pré-regulador é também utilizado como conversor de *backup* nos instantes de falta da rede elétrica.

O CAC ZVT clássico aplicado à UPS de dupla conversão discutida necessita de um CAC para cada conversor unidirecional em corrente e de dois CACs para os conversores bidirecionais em corrente, como é o caso de cada um dos braços do inversor. Os circuitos de auxílio à comutação utilizados são de dois tipos, do tipo *boost* ou do tipo *buck*, de acordo com o sentido da corrente na célula PWM. A UPS de dupla conversão com circuito de auxílio à comutação ZVT é ilustrada na Figura 2.6.




Figura 2.6. Fonte ininterrupta de energia de dupla conversão com CAC ZVT clássico;

O circuito de auxílio à comutação apresentado introduz um aumento no número de componentes, utilizando o dobro do número de chaves ativas do sistema original. Porém, devido às características da comutação do tipo ZVT o circuito auxiliar é dimensionado para uma pequena parcela da potência total do conversor, possibilitando o uso de chaves auxiliares de menor potência.

As comutações das chaves principais são realizadas em transição com zero de tensão, ZVT, sem esforços de tensão e de corrente. Porém, nas chaves auxiliares, apesar de a entrada em condução ser do tipo ZCS, devido à presença do indutor auxiliar em série com as chaves auxiliares e a comutação é dissipativa no bloqueio. Dessa forma, uma parcela dos problemas de comutação do circuito principal é transferida para o circuito auxiliar.

A escolha do tipo de chave a ser utilizada na implementação é feita em função do tipo de comutação que ocorre em cada caso. Para as chaves principais as comutações são do tipo ZVT, propiciando a utilização de chaves com portadores majoritários (*MOSFET's*). Nas chaves auxiliares, as comutações são ZCS e dissipativa (*hard*) sendo indicadas para esse fim chaves com portadores minoritários (*IGBTs*).

Este capítulo apresenta o projeto e a descrição do funcionamento de CAC ZVT clássico aplicado a uma UPS de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão. Inicialmente, será apresentada a metodologia de projeto utilizada para os CAC. Em seguida há a descrição de funcionamento, a estratégia de chaveamento utilizada, os resultados de simulação e as considerações finais sobre o uso de CAC ZVT clássico e sua aplicação a fontes ininterruptas de energia.

2.2. Projeto do Circuito de Auxílio à Comutação

O projeto do circuito de auxílio à comutação consiste de duas partes: A escolha dos semicondutores, chaves e diodos; O projeto dos elementos ressonantes, capacitores e indutores.

Assim como para as chaves principais, a escolha da tecnologia das chaves auxiliares é feita em função do tipo de comutação submetida. Para esse caso, as comutações do CAC são do tipo ZCS, sendo então indicada a utilização de IGBTs como chaves auxiliares. Ainda para os semicondutores, a determinação é função da corrente e da tensão máximas suportadas. Com esses parâmetros, são feitas as escolhas dos diodos e das chaves ativas.

O projeto dos indutores ressonantes L_{r1} , L_{r2} , L_{r3} , L_{r4} , L_{r5} e L_{r6} é feito em função do máximo di/dt permitido nos diodos do circuito principal. Assim, minimizam-se as perdas de razão cíclica. Esse critério é utilizado no projeto da maioria dos CAC ZVT [32], conforme segue. A equação (2.1) é utilizada para o cálculo dos valores de L_r :

$$L_r = \frac{V_L}{di / dt_{(máx)}} \quad (2.1)$$

Por fim, deve-se projetar o valor dos capacitores ressonantes (C_{S1} , C_{S2} , C_{S3} , C_{S4} , C_{S5} e C_{S6}), posicionados em antiparalelo com os interruptores principais, a fim de garantir a comutação suave com a menor energia reativa. Cada conversor possui seu próprio projeto do capacitor ressonante conforme sua corrente de carga.

A equação (2.2) permite o cálculo dos capacitores ressonantes:

$$C_s = \frac{I \cdot t_{fall}}{\sqrt{12} \cdot V_o} \quad (3.2)$$

Sendo: I = corrente de carga do conversor

V_{CC} = tensão do barramento CC.

2.3. Resultados de Simulações

Por meio do uso de circuitos ativos de auxílio à comutação são obtidos melhores resultados se comparado com o uso de técnicas passivas. Entretanto, são elevados os custos do sistema e sua complexidade de projeto, fazendo com que o uso de tais circuitos seja limitado a algumas aplicações. Para comprovar sua aplicação a fontes ininterruptas de energia, o sistema é simulado. Nesta seção, são apresentados resultados de simulação de uma UPS de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão.

A complexidade do projeto de CAC ativo consiste basicamente da otimização da energia reativa envolvida no processo de comutação. Dessa forma, a verificação através de simulações é de extrema importância para a realização de um bom projeto.

Circuitos ativos de auxílio à comutação exigem sincronismo de operação entre o conversor de potência e o circuito auxiliar. O princípio de operação consiste em acionar o CAC durante um pequeno intervalo Δt antes de acionar o conversor de potência. Esse intervalo de tempo corresponde ao tempo de comutação.

Em simulação, são utilizados circuitos lógicos para efetuar a defasagem dos sinais de comando dos conversores de potência e, nesse instante, acionar os circuitos auxiliares responsáveis por proporcionar comutação suave nas chaves principais. A estratégia de comando utilizada para simulação da UPS é apresentada na Figura 2.7 e na Figura 2.8.




Figura 2.7. Estratégia de comando baseada no pulso PWM1




Figura 2.8. Estratégia de comando baseada no pulso PWM2

Na Figura 2.9 é ilustrada a UPS de dupla conversão com CAC ZVT clássico.




Figura 2.9. UPS de dupla conversão com CAC ZVT clássico;

Para a implementação, são utilizados um microcontrolador PIC e uma EPLD, cujas funções serão detalhadas ao longo deste trabalho. O diagrama em blocos do circuito de comando é ilustrado na Figura 2.10.




Figura 2.10. Diagrama em blocos do circuito de acionamento das chaves para UPS ZVT clássico;

O funcionamento correto da UPS operando com circuitos de auxílio à comutação ZVT independentes requer determinados cuidados, dentre eles o sincronismo entre os conversores e os circuitos de auxílio à comutação.

Dessa forma, para que ocorra comutação do tipo ZVT nas chaves principais, os circuitos auxiliares devem ser acionados instantes antes das chaves principais. Com isso, a operação esta resumida a: o sinal de comando que acionaria a chave principal aciona o CAC que assume a corrente de carga do conversor, propiciando uma etapa ressonante responsável por levar a tensão a zero sobre a chave principal, a chave é então acionada em zero de tensão continuando a etapa PWM normal do conversor.

O processo de comutação consiste de uma de carga linear onde a corrente cresce de forma linear no indutor, e outra onde ocorre a ressonância entre o indutor e o capacitor em paralelo com a chave principal, levando a tensão a zero sobre a chave propiciando seu acionamento com comutação suave do tipo ZVT.

A estratégia de chaveamento utilizada é ilustrada na Figura 2.11.




Figura 2.11. Estratégia de chaveamento utilizada na UPS de dupla conversão com CAC ZVT;

A UPS de dupla conversão analisada operando com CAC ZVT independentes pode ser decomposta em dois tipos de conversores, que são *buck* e *boost*, conforme pode ser visto em Figura 2.6.

Como exemplo de funcionamento dos CAC ZVT independentes, o conversor *boost* com CAC ZVT é utilizado. Este conversor é ilustrado na Figura 2.12, e suas etapas de operação são descritas a seguir.




Figura 2.12. Conversor *boost* PWM ZVT clássico;

As etapas de operação do conversor *boost* PWM ZVT clássico são descritas ao longo desta seção. Primeiramente, assumimos que a corrente de carga do conversor *boost* está passando através do diodo *boost*, como ilustrado na Figura 2.13.




Figura 2.13. Etapas de operação do conversor *boost* PWM ZVT clássico ($t_1 - t_2$);

O CAC é acionado e a chave auxiliar S_{a1} é colocada em condução em zero de corrente, ZCS. Devido à presença do indutor L_r , a corrente passa a ser desviada para o CAC e cresce linearmente na taxa di/dt . Esta etapa é ilustrada na Figura 2.14.




Figura 2.14. Modos de operação do conversor *boost* PWM ZVT clássico ($t_2 - t_3$);

Quando a corrente de carga do conversor *boost* é assumida pelo CAC, inicia-se a etapa ressonante na qual a energia armazenada no indutor L_{r1} ressona com o capacitor C_{r1} de forma que a tensão em C_{r1} é levada à zero. Esta etapa é ilustrada na Figura 2.15.




Figura 2.15. Modos de operação do conversor *boost* PWM ZVT clássico ($t_3 - t_4$);

No instante em que o diodo em antiparalelo com a chave principal entra em condução, a chave principal deve ser fechada em zero de tensão. Esta etapa de operação é ilustrada na Figura 2.16.




Figura 2.16. Modos de operação do conversor *boost* PWM ZVT clássico ($t_4 - t_5$);

Neste instante, a chave principal pode ser colocada em condução sob zero de tensão caracterizando uma comutação do tipo ZVT. Esta etapa de operação é ilustrada na Figura 2.17.




Figura 2.17. Modos de operação do conversor *boost* PWM ZVT clássico ($t_5 - t_6$);

A chave auxiliar S_{a1} pode ser bloqueada, forçando o desvio da energia reativa restante através do diodo auxiliar D_{a2} . O CAC é desabilitado e o conversor segue sua

operação normalmente. A chave S_{a1} é bloqueada com corrente, transferindo parte do problema de comutação para o circuito auxiliar. Esta etapa de operação é ilustrada na Figura 2.18.




Figura 2.18. Modos de operação do conversor *boost* PWM ZVT clássico ($t_6 - t_7$);

Após a descarga da energia reativa remanescente no indutor ressonante L_{r1} para a fonte de tensão da saída, o CAC é desabilitado, continuando assim a etapa PWM normal do conversor *boost*. Esta etapa de operação é ilustrada na Figura 2.19.




Figura 2.19. Modos de operação do conversor *boost* PWM ZVT clássico ($t_7 - t_8$);

De forma semelhante operam todos os conversores que fazem parte da UPS de dupla conversão operando com CAC ZVT clássico.

2.3.1 Formas de Ondas para o Conversor *Boost* PWM ZVT Clássico

A UPS de dupla conversão simulada pode ser decomposta em conversores *boost* e *buck*. Dessa forma, para evitar repetições foi apresentada a descrição das etapas de operação para o conversor pré-regulador e da mesma forma são apresentadas as formas de onda para as comutações do conversor pré-regulador. Os demais conversores que fazem parte da UPS possuem formas de onda semelhantes.

O uso do CAC ZVT clássico possibilita que todas as chaves principais da UPS dupla conversão operem sob comutação em zero de tensão do tipo ZVT. Na Figura 2.20 é ilustrada

a comutação ZVT da chave S_1 . Apenas as comutações do conversor pré-regulador são apresentadas.




Figura 2.20. Comutação ZVT da chave principal S_1 ;

A comutação de S_{a1} é do tipo ZCS, pois a entrada em condução ocorre em zero de corrente devido à presença do indutor L_{r1} , porém seu bloqueio ocorre com corrente. A entrada em condução de S_{a1} é ilustrada na Figura 2.21.




Figura 2.21. Comutação ZCS da chave auxiliar S_{a2} ;

O bloqueio de S_{al} ocorre com corrente e, dessa forma, é caracterizado por comutação dissipativa. O problema pode ser minimizado pela utilização de um circuito de auxílio à comutação passivo, *snubber*. O bloqueio da chave S_{al} é ilustrado na Figura 2.22.




Figura 2.22. Bloqueio da chave S_{al} ;

O uso de circuitos de auxílio à comutação ZVT clássicos proporciona às chaves principais comutação suave do tipo ZVT, entretanto as comutações das chaves auxiliares ficam comprometidas, ou seja, uma parcela do problema é transferida para o circuito auxiliar.

2.4. Conclusões

Uma revisão bibliográfica sobre circuitos de auxílio à comutação ZVT clássicos é apresentada, mostrando as vantagens e desvantagens do uso de CAC ativos em oposição aos passivos. Como vantagem, as comutações são verdadeiramente suaves enquanto que para os passivos são diminuídas apenas as derivadas de tensão e corrente. Já como principais desvantagens, tem-se: o uso de chaves ativas com circuitos de comando e circuitos de *drives*; o aumento do número de componentes auxiliares; maior complexidade de projeto; e, como consequência maior, custo elevado. O balanço entre as vantagens e as desvantagens cria determinados nichos de aplicações onde é vantajoso o uso de circuitos ativos de auxílio à comutação, sendo que fontes ininterruptas de energia são fortes candidatas a esse nicho.

Ao longo do capítulo, foram apresentadas diretivas de projeto para circuitos auxiliares do tipo ZVT clássico aplicados a uma UPS de dupla conversão com inversor PWM

modulado em três níveis de tensão. O projeto dos circuitos de auxílio à comutação consiste da escolha das chaves semicondutoras e do dimensionamento dos elementos ressonantes de forma a minimizar a energia reativa circulante.

A estratégia de chaveamento utilizada foi apresentada e discutida. Com exemplo de funcionamento dos circuitos de auxílio à comutação foi utilizado o conversor *boost*, já que toda a UPS de dupla conversão utilizada pode ser decomposta em conversores *boost* e *buck*. Resultados de simulação para o exemplo citado detalham o processo de comutação para as chaves principais e auxiliares.

Para validação do sistema, foi implementado um protótipo de uma UPS de 1 kW a 70 kHz, sendo a potência do inversor de 1 kW, o carregador de baterias de 135 W e o conversor pré-regulador de 1135 W. Os resultados experimentais são apresentados no capítulo 4.

Capítulo 3

FONTE ININTERRUPTA DE ENERGIA DE DUPLA CONVERSÃO OPERANDO COM CIRCUITO DE AUXÍLIO À COMUTAÇÃO INTEGRADO IZVT

3.1. Introdução

Embora uma fonte ininterrupta de energia operando com circuito de auxílio à comutação ZVT clássico apresente uma melhora significativa de perdas por comutação e interferência eletromagnética (EMI), gera um aumento significativo na função custo já que requer um número elevado de componentes auxiliares para a realização das comutações. Dessa forma, uma UPS com CAC independentes não é um sistema atrativo para a indústria.

Nesse contexto, o conceito de integração de circuitos de auxílio à comutação iCAC, proposto por [33] vem de encontro com os anseios industriais, já que o conceito traz dois benefícios principais que são a minimização da energia reativa circulante no CAC e a redução do número de componentes do CAC. Porém, o conceito de iCAC apresenta limitações quanto à utilização em conversores que utilizam inversores PWM ponte completa operando com modulação em três níveis de tensão. Dessa forma, uma abordagem detalhada é feita em função do que é ou não vantajoso ser integrado, em termos de circuitos de auxílio à comutação. Essa análise é feita na seção 3.4.

Em função das restrições do uso de iCAC aplicados a sistemas com inversores de tensão modulados em três níveis de tensão, duas soluções possíveis são apresentadas. Em função do custo e da simplicidade do CAC, optou-se pela utilização de um circuito híbrido de auxílio à comutação.

A UPS de dupla conversão utilizada foi dividida em duas partes: a primeira composta pelos conversores de entrada (*boost* e *buck*) mais um braço do inversor; a segunda parte é

formada apenas pelo outro braço do inversor. Na primeira parte, é utilizado um CAC iZVT e para o segundo braço do inversor é utilizado um CAC ZVT independente. Dessa forma, o CAC resultante para a UPS de dupla conversão com inversor PWM ponte completa operando com modulação em três níveis de tensão é um circuito híbrido. O circuito de auxílio à comutação utilizado para o segundo braço do inversor foi baseado no circuito proposto por [34].

Neste capítulo, são apresentadas as metodologias de projeto de iCAC aplicados a fontes ininterruptas de energia, a descrição do funcionamento do sistema proposto, a estratégia de chaveamento utilizada, a descrição e as etapas de operação, resultados de simulação e as considerações finais.

3.2. Análise do Conceito de Integração de Circuitos de Auxílio à Comutação Aplicados a uma UPS de Dupla Conversão Operando com Inversor PWM Modulado em Três Níveis

A aplicação do conceito de integração de circuitos de auxílio à comutação requer duas condições básicas: ser aplicado a sistemas com mais de um conversor e que seja respeitado o sincronismo entre os conversores. Dessa forma, uma UPS de dupla conversão satisfaz a primeira restrição, pois é um sistema constituído por três conversores e esses devem ter necessariamente a mesma frequência de operação ou frequências múltiplas de operação.

A UPS de dupla conversão utilizada é um sistema composto por três conversores. São eles: *Boost*, cujas funções são a manutenção do barramento CC, a correção do fator potência e conversor de *backup* quando ocorre a falta da fonte primária; *Buck*, carregador de baterias responsável pela manutenção da carga no banco de baterias e pela adequação do nível de tensão do barramento CC para o banco de baterias; Inversor PWM ponte completa, *full-bridge*, responsável por transformar energia do barramento da forma CC para a CA, entregue à carga crítica.

Como mencionado, o sincronismo da frequência de chaveamento dos conversores que fazem parte do sistema é uma necessidade para operar com CAC integrados. Assim, todos os conversores devem possuir necessariamente a mesma frequência ou frequências múltiplas de chaveamento.

Entretanto, o inversor é modulado em três níveis de tensão e com isso a frequência de comutação vista pela carga é o dobro da frequência de chaveamento dos semicondutores. Dessa forma, é possível trabalhar com o dobro da frequência nos conversores CC, atendendo

a premissa do conceito de iCAC quanto à frequência de chaveamento. Dentre as opções citadas quanto às frequências de chaveamento, optou-se por trabalhar com as mesmas frequências de comutação em todos os conversores da UPS, isso é, mesma frequência de operação tanto para os conversores CC-CC quanto para o inversor CC-CA.

Com isso, ambas as condições são atendidas para o sistema em questão. Todos os conversores operam com a mesma frequência de comutação e o sincronismo entre os mesmos é feito em função da perna integrada do inversor para o CAC que abrange os conversores: pré-regulador, carregador de baterias e perna integrada do inversor.

Os conversores de potência que fazem parte da UPS de dupla conversão utilizada são ilustrados na Figura 3.1.




Figura 3.1. Conversores que fazem parte de uma UPS dupla conversão;

O princípio de iCAC proposto por [33] é aplicado à UPS de dupla conversão. Com o uso do iCAC, busca-se um CAC com o mínimo de componentes partindo da premissa de que as comutações de maior energia reativa auxiliam as de menor energia e, dessa maneira, suas comutações ocorrem em paralelo.

No caso de uma fonte ininterrupta de energia, o conversor de maior energia é o pré-regulador, *boost*. Logo, segundo o princípio de iCAC, todas as comutações do tipo *boost* devem ocorrer em paralelo, e a energia reativa para as demais comutações deve ser retirada desses conversores. A energia reativa provinda das comutações do tipo *boost* realiza as comutações em ZVT das chaves *boost* (em paralelo) e o restante da energia reativa é utilizada para possibilitar as comutações ZVT dos conversores *buck* (em paralelo).

A Figura 3.2 ilustra a aplicação do princípio de integração de circuitos de auxílio à comutação, a UPS de dupla conversão.




Figura 3.2. Princípio de Integração de CAC aplicado a UPS de dupla conversão;

Para que o iCAC opere corretamente em um sistema contendo um inversor PWM ponte completa operando com modulação em três níveis de tensão, faz-se necessário o uso de uma fonte auxiliar de tensão para a alimentação do iCAC ou a utilização de dois CAC independentes. A segunda opção foi escolhida para este trabalho, devido à simplicidade e baixo custo. Para esse caso, as fontes auxiliares são obtidas a partir do próprio barramento CC. Na seção 3.4, a justificativa dessa escolha será detalhada.

Dessa forma, a UPS de dupla conversão apresenta dois circuitos independentes de auxílio à comutação. Essa topologia foi publicada no decorrer deste trabalho [17] e é ilustrada na Figura 3.3.




Figura 3.3. UPS de dupla conversão com dois iCAC;

O iCAC proposto para esse caso apresenta três indutores auxiliares (L_{r1} , L_{r2} e L_{r3}), três diodos auxiliares (D_{a1} , D_{a2} e D_{a3}) e cinco chaves auxiliares (S_{a1} , S_{a2} , S_{a3} , S_{a4} e S_{a5}). Assim, é obtida uma redução significativa de componentes no circuito auxiliar em relação à mesma UPS operando com CAC ZVT clássico como apresentado no Capítulo 2.

Visando à redução de custos, uma modificação no CAC do braço do inversor não integrado é proposta nesta dissertação. A nova topologia é ilustrada na Figura 3.4.




Figura 3.4. UPS de dupla conversão com iCAC proposto;

A topologia de CAC iZVT apresentada na Figura 3.4 foi submetida e aceita para publicação no *39th IEEE Power Electronics Specialists Conference, PESC 2008* [14].

O iCAC proposto para este caso apresenta três indutores auxiliares (L_{r1} , L_{r2} e L_{r3}), sete diodos auxiliares (D_{a1} , D_{a2} , D_{a3} , D_{a4} , D_{a5} , D_{a6} e D_{a7}) e quatro chaves auxiliares (S_{a1} , S_{a2} , S_{a3} e S_{a4}). Dessa forma, é obtida a redução de uma chave auxiliar e, com isso, são simplificados os circuitos de comando e os *drives* de acionamento, contribuindo para a redução de custos da fonte ininterrupta de energia.

3.3. Inversor PWM Ponte Completa com Modulação Senoidal a Três Níveis

A modulação por largura de pulso (PWM) é uma técnica muito utilizada em inversores de tensão. O princípio dessa técnica é a comparação entre uma forma de onda portadora, normalmente dente de serra ou triangular, e uma moduladora, referência de tensão, de forma que a tensão aplicada à carga acompanha a forma de onda da moduladora.

Para a modulação PWM dois níveis aplicada a inversores ponte completa, *full-bridge*, os dois braços do inversor são controlados por um único sinal modulador e dessa forma, os braços do inversor são acionados de forma complementar.

Para o PWM a três níveis, os braços do inversor não são controlados simultaneamente, mas sim separadamente, por dois sinais de comando, e as chaves do mesmo braço operam de forma complementar. Os sinais de comando são obtidos comparando-se os sinais de controle $V_{Control}(t)$ e $-V_{Control}(t)$ com uma forma de onda triangular $V_{Triang}(t)$ em uma frequência f_0 , frequência de comutação, conforme pode ser visto na Figura 3.5.




Figura 3.5. Modulação PWM três níveis;

O comando das chaves resulta da comparação do sinal de controle, moduladora senoidal, $V_{Control}(t)$ com a portadora triangular $V_{Triang}(t)$, resultando na seguinte lógica de controle para o braço A:

$$V_{Control}(t) > V_{Triang}(t) \quad S_1 \text{ Fecha e } S_2 \text{ Abre}$$

$$V_{Control}(t) < V_{Triang}(t) \quad S_1 \text{ Abre e } S_2 \text{ Fecha}$$

E para o braço B, temos:

$$-V_{Control}(t) > V_{Triang}(t) \quad S_3 \text{ Fecha e } S_4 \text{ Abre}$$

$$-V_{Control}(t) < V_{Triang}(t) \quad S_3 \text{ Abre e } S_4 \text{ Fecha}$$

Geralmente, a triangular é mantida com amplitude constante, e, a fim de variar a tensão de saída, é variada a amplitude da senóide de referência. Sendo, que a razão entre a amplitude máxima da senóide e o pico da triangular definida como Profundidade de Modulação (PM), conforme a equação 3.1.

$$PM = \frac{V_{PS}}{V_{Pt}} \quad (3.1)$$

A modulação PWM senoidal a três níveis apresenta algumas vantagens em relação à modulação PWM senoidal a dois níveis tais como: menores variações de tensão na saída do inversor e conseqüente redução de volume do filtro de saída do inversor para uma mesma ondulação especificada. Outro fator que vem a minimizar o volume do filtro de saída do inversor é que, para a mesma frequência de chaveamento, a frequência de saída no PWM três níveis é o dobro do PWM dois níveis.

A estratégia de comando utilizada para conversores estáticos operando com CAC requer um determinado tempo de comutação para operação do circuito auxiliar. Esse tempo é descontado do tempo de condução das chaves principais. Para o inversor de tensão, as alterações no tempo de condução das chaves principais provocam distorções na forma de onda entregue à carga, quanto maior a frequência de operação maior a distorção. Nas regiões onde a referência atinge valores próximos a zero, as larguras de pulso são mais estreitas. Logo, é nessa região de operação que a deformação da forma de onda da tensão de saída é mais crítica. Entretanto, a largura de pulso PWM fica limitada a um tempo mínimo que é o tempo de operação do circuito de auxílio à comutação.

A deformação da tensão de saída do inversor gera harmônicos indesejados de baixa ordem que podem ser facilmente corrigidos através das técnicas de controle modernos existentes, tais como OSAP (*One Sampling Ahead Preview*), *PID-feedforward* preditivo, modelo de referência, *Dead-Beat*, dentre outras. Tais técnicas, ao detectarem um erro da tensão de saída em relação à referência, através de fechamento de malha, recalculam a largura do pulso subsequente, corrigindo a forma de onda da tensão de saída a fim de que esta acompanhe a forma de onda da referência. Em [23] é feita à análise entre técnicas de controle digital aplicadas a fontes ininterruptas de energia.

O objetivo deste trabalho é fazer a análise de circuitos de auxílio à comutação aplicados a fontes ininterruptas de energia de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão. Como parâmetro comparativo o CAC iZVT proposto é comparado com o CAC ZVT clássico. As técnicas de correção de harmônicos implicam um estudo aprofundado em controle, não constituindo parte integrante deste trabalho.

3.4. Princípio de Integração de Circuitos de Auxílio à Comutação Aplicado a Inversores PWM Modulados em Três Níveis de Tensão

Em sistemas com múltiplos estágios de conversão de energia, os quais são compostos por diversos conversores, são necessários vários circuitos independentes de auxílio à comutação, um para cada subsistema, obtendo-se assim a comutação suave de todos os interruptores principais. Dessa forma, o número de componentes incluídos para se obter a comutação suave é elevado, aumentando relativamente o custo do sistema.

Uma maneira de reduzir os custos e a energia reativa circulante no CAC é a realização do projeto baseado no princípio de integração de circuitos de auxílio à comutação, o qual utiliza a própria energia reativa resultante de uma comutação para auxiliar uma outra comutação do sistema. A idéia básica desse conceito é: após realizar uma ou mais comutações, utilizar a energia reativa restante acumulada no CAC a qual que seria devolvida para a fonte de entrada [10] ou para a carga [35], para auxiliar uma outra comutação do sistema.

Na Figura 3.6 é ilustrado o princípio de iCAC aplicado a dois conversores bidirecionais em corrente. O CAC utiliza a energia reativa de uma comutação para auxiliar a outra. O conceito de integração de CAC é baseado na premissa de que uma ou mais comutações auxiliem as demais comutações do sistema integrado. Dessa forma, deve existir pelo menos uma comutação de cada tipo para que seja possível a aplicação do conceito, ou seja, é necessária uma diferença de potencial entre os pólos para que a energia reativa de uma comutação auxilie outra comutação.




Figura 3.6. Comutação do tipo *boost* auxiliando comutação do tipo *buck*;

Porém, para um inversor PWM ponte completa modulado em três níveis de tensão, existem três situações distintas entre as pernas do inversor para a tensão de saída. Quando a tensão de saída é positiva ou quando ela é negativa sempre uma das pernas do inversor terá comportamento *boost* enquanto que a outra *buck*. No entanto, isso não ocorre para o terceiro nível, ficando ora as duas pernas do inversor como *boost* e ora as duas como *buck*, deixando de ter a diferença natural de tensão necessária ao processo de comutação integrado.

Dessa forma, para a implementação de CAC a um inversor PWM modulado em três níveis de tensão, duas soluções são possíveis: a primeira é a implementação de fontes auxiliares no CAC capazes de propiciarem as diferenças de potencial necessárias às comutações do sistema; a outra maneira é a introdução de dois circuitos de auxílio à comutação, um para cada perna do inversor. A técnica de iCAC pode ser então utilizada para integrar uma das pernas do inversor aos conversores CC e a outra perna do inversor utilizando um CAC independente que utiliza o barramento CC como fonte auxiliar.

Devido à simplicidade de implementação e pela função custo, a segunda opção foi adotada para a realização deste trabalho. Na Figura 3.7 é ilustrada a disposição dos CAC na UPS de dupla conversão.




Figura 3.7. Disposição dos circuitos de auxílio à comutação na UPS;

Para a primeira perna do inversor *full-bridge* e para os conversores *boost* e *buck* é formada uma rede, onde as comutações se ajudam mutuamente através de um único iCAC. As comutações que geram maior energia reativa auxiliam as que necessitam de menos energia, obtendo-se assim, um balanço de energia reativa e um elevado rendimento.

A segunda perna do inversor utiliza um CAC independente com apenas uma chave auxiliar (S_{a4}), um indutor ressonante (L_{r3}) e quatro diodos (D_{a4} , D_{a5} , D_{a6} e D_{a7}). Esse circuito é ilustrado na Figura 3.8.




Figura 3.8. CAC utilizado para a segunda perna do inversor;

O conceito do tiristor dual [36] foi utilizado no acionamento das chaves principais do inversor. Esse circuito necessita ser utilizado na perna não integrada do inversor devido à chave S_{a4} possibilitar um caminho bidirecional para a corrente no CAC. Como a corrente de carga do inversor é variável, o momento ideal (zero de tensão) para o acionamento das chaves S_4 e/ou S_5 varia. Dessa forma o tiristor dual é uma solução de baixo custo que garante o instante ideal de comutação para as chaves em questão.

O tiristor é um dispositivo que tem como característica ser bidirecional em tensão, unidirecional em corrente e entrar em condução quando estiver com tensão positiva sobre ele. Dessa forma, o tiristor dual é um dispositivo bidirecional em corrente, unidirecional em tensão e que bloqueia devido à retirada do sinal de comando. As características simplificadas de comutação do tiristor e do tiristor dual são representadas na Figura 3.9.




Figura 3.9. Características de comutação do tiristor e do tiristor dual;

Para implementar o tiristor dual, deve-se inibir o sinal de comando da chave até que a tensão sobre ela seja nula (ou menor do que um valor estipulado). Na Figura 3.10 é ilustrado um circuito com essas características.




Figura 3.10. Diagrama funcional do tiristor dual;

De forma a não alterar o funcionamento do inversor, o tiristor dual é utilizado em ambas as pernas do inversor.

3.5. Projeto do Circuito de Auxílio à Comutação

O projeto do circuito de auxílio à comutação consiste de duas partes, que são: A escolha dos semicondutores, chaves e diodos; O projeto dos elementos ressonantes, capacitores e indutores.

Assim como para as chaves principais, a escolha da tecnologia das chaves auxiliares é feita em função do tipo de comutação submetida. As comutações de todas as chaves principais são do tipo ZVT, então para esse caso são indicadas chaves com portadores majoritários, sendo portanto indicado o uso de MOSFET's. As comutações do circuito auxiliar são do tipo ZVS e/ou ZCS, sendo então indicados à utilização de chaves com portadores majoritários para as comutações em zero de tensão, e de portadores minoritários para as comutações em zero de corrente. Para essa finalidade, são indicados o uso de MOSFET's e IGBT's, respectivamente. Outro aspecto importante na escolha dos semicondutores é a máxima tensão e corrente suportada pelos semicondutores pretendidos.

O projeto dos indutores ressonantes L_{r1} , L_{r2} e L_{r3} é feito em função do máximo di/dt permitido nos diodos do circuito principal. Assim, minimizam-se as perdas de razão cíclica, sendo esse critério utilizado no projeto da maioria dos CAC ZVT [37], conforme segue.

Equação (3.2) utilizada para o cálculo dos valores de L_r :

$$L_r = \frac{V_L}{di/dt_{(máx)}} \quad (3.2)$$

Por fim, deve-se projetar o valor dos capacitores ressonantes (C_{S1} , C_{S2} , C_{S3} , C_{S4} , C_{S5} e C_{S6}), posicionados em antiparalelo com os interruptores principais, a fim de garantir a comutação suave com a menor energia reativa.

O projeto dos capacitores deve ser realizado para o caso crítico, ou seja, quando o sistema está operando no modo normal e com o sentido da corrente da saída do inversor ilustrado na Figura 3.11.

Nesse modo de operação, a energia no final do processo de comutação do interruptor principal S_1 vai ser utilizada para realizar a comutação suave dos interruptores S_2 e S_3 . Além disso, deve-se considerar que o conversor *boost* apresenta corrente próxima de zero e os conversores *buck* e *full-bridge* apresentam correntes máximas.




Figura 3.11. Sentido da corrente no inversor que determina o caso crítico para o processo de comutação integrado;

O dimensionamento dos capacitores ressoantes (C_{S1} , C_{S2} , C_{S3} e C_{S4}) do iCAC são determinados na equação 3.3. Já para os capacitores C_{S5} e C_{S6} são utilizados os mesmos valores de C_{S4} e C_{S5} para manter o equilíbrio entre os braços do inversor.

Na Figura 3.12 é ilustrado o plano de fase para operação no modo de operação crítico conforme o sentido de corrente da Figura 3.11.




Figura 3.12. Processo de comutação: (a) Plano de fase e circuito equivalente para a comutação de S_1 , (b) Plano de fase e circuito equivalente para a comutação de S_2 e S_3 ;

O plano de fase e o circuito equivalente do processo de comutação do conversor *boost*, pré-regulador, são mostrados na Figura 3.12(a). Sendo que a corrente I_{p1} , a qual esta acumulada no indutor ressonante L_{r1} , será utilizada para a comutação dos outros dois

interruptores principais (S_2 e S_3), cujo plano de fase e circuito equivalente são mostrados na Figura 3.12(b). Desse modo, para garantir a comutação suave, deve-se garantir que as correntes de pico dos dois planos de fase sejam iguais. Assim, obtém-se o valor de C_{S1} .

Equação (3.3), cálculo de C_{S1} :

$$C_{S1} = \frac{C_{eq} (V_{CC} + Z_{eq} I_{eq})^2}{V_{CC}} \quad (3.3)$$

Onde:

$$Z_{eq} = \sqrt{\frac{L_{r1}}{C_{eq}}}, \quad (3.4)$$

$$Z_{L1} = \sqrt{\frac{L_{r1}}{C_{S1}}}, \quad (3.5)$$

$$C_{eq} = C_{S2} + C_{S3} + C_{S4} \quad (3.6)$$

$$I_{eq} = I_{bat} + I_{inv} \quad (3.7)$$

Sendo: V_{CC} = tensão do barramento CC.

A fonte auxiliar para as comutações do segundo braço do inversor provém dos capacitores C_1 e C_2 que dividem o barramento CC, dessa forma apresentando tensão $V_{CC}/2$, sendo que o balanço de tensão é feito adicionando-se os resistores R_1 e R_2 em paralelo com C_1 e C_2 , respectivamente.

Assim, através da equação 3.2 (cálculo de L_{r1} , L_{r2} e L_{r3}), da equação 3.3 (cálculo C_{S1}) e utilizando os capacitores intrínsecos dos interruptores S_2 , S_3 , S_4 , S_5 e S_6 (para redução de volume), conclui-se o projeto do circuito de auxílio à comutação.

3.6. Descrição do Funcionamento do Circuito de Auxílio à Comutação

Nesta seção são apresentadas as estratégias de chaveamento e a descrição dos modos de operação de uma UPS de dupla conversão operando com inversor PWM ponte completa modulado em três níveis e tensão.

Os circuitos de auxílio à comutação necessitam de um determinado intervalo de tempo Δt durante o qual devem ser acionados antes da chave principal. Nesse intervalo de tempo em que ocorre a comutação das chaves principais, a lógica de acionamento de CAC consiste em alterar o início da etapa PWM normal de um determinado conversor e nesse instante acionar o CAC o qual leva a zero a tensão sobre a chave principal. Quando a tensão

sobre a chave principal chega a zero o CAC pode então ser desabilitado e o conversor volta a sua operação PWM normal. O tempo gasto na comutação constitui uma perda de razão cíclica, que pode ser significativa para conversores operando com cargas muito abaixo da nominal.

Na Figura 3.13 são ilustrados os dois CAC que são utilizados na UPS de dupla conversão proposta: o CAC iZVT para os conversores pré-regulador, carregador de baterias e uma perna do inversor; e o CAC ZVT para a segunda perna do inversor.




Figura 3.13. UPS dupla conversão com CAC híbrido;

O CAC iZVT requer sincronismo de operação, dessa forma a estratégia de comando é parte fundamental para o correto funcionamento da UPS e do iCAC. Para implementação da UPS proposta para o circuito de comando das chaves é utilizado um microcontrolador e um dispositivo lógico programável (EPLD). O microcontrolador gera os sinais de PWM para os conversores que fazem parte da UPS enquanto que o EPLD faz as defasagens necessárias aos sinais PWM e gera os sinais de comando para as chaves auxiliares. Na Figura 3.14 é ilustrado o diagrama de blocos do circuito utilizado para realizar o comando das chaves dos conversores e circuitos auxiliares.




Figura 3.14. Circuito de comando das chaves;

Para a geração dos sinais de comando das chaves foi utilizado o EPLD EPM7128SL84-15 da *Altera Corporation*. A utilização de circuitos integrados dedicados (ASIC – *Application Specific Integrated Circuit*) tem atraído bastante a atenção de engenheiros projetistas, devido à redução do tempo despendido no projeto, baixo custo e alta densidade volumétrica. A simplicidade de programação e a versatilidade fazem dos dispositivos EPLD (*Erasable Programmable Logic Device*) e FPGA (*Field Programmable Gate Array*) uma opção muito interessante para a implementação de circuitos digitais.

O programa desenvolvido para o EPLD recebe como dados de entrada os sinais PWM de acionamento dos conversores sem levar em consideração os CACs. Esses sinais são gerados pelo microcontrolador PIC 18F2331.

Para garantir o sincronismo entre os conversores e o correto funcionamento do CAC o microcontrolador PIC gera além dos sinais PWM para os conversores, um sinal de *flag* indicando o semi-ciclo da forma de onda de saída. Esse sinal de *flag* dita à EPLD a maneira com que o sincronismo é feito em função do sentido da corrente de carga do inversor. Dessa forma temos duas tabelas para a estratégia de comando, em função de *flag on* ou *flag off*.

3.6.1. Modos de Operação Para Condição de *Flag On*

A estratégia de chaveamento para o sentido da corrente do inversor ilustrado na Figura 3.15 é dada pelo *flag on* é ilustrada na Figura 3.16.




Figura 3.15. Sentido da corrente de carga do inversor determinado pelo *flag on*;

Com o sentido de corrente ilustrado na Figura 3.15 o CAC *iZVT* possui duas comutações do tipo *boost* para auxiliar uma comutação do tipo *buck*. Para o CAC da perna não integrada a comutação é do tipo *buck*.






Figura 3.16. Estratégia de chaveamento para *flag on*;






Seguindo a estratégia de chaveamento ditada pelo *flag on*, a perna do inversor com iCAC opera semelhante a um conversor *boost* CC. Dessa forma, para o iCAC o sinal PWM1 dita o sincronismo para os conversores *boost* e *buck* de maneira a propiciar as comutações *iZVT* em suas chaves principais. A perna com CAC independente opera de forma semelhante ao *buck* com CAC *ZVT* clássico. As etapas de operação segundo a estratégia de chaveamento para esse modo de operação são ilustradas na Figura 3.17.








(a) $t_1 - t_2$



(b) $t_2 - t_3$

(c) $t_3 - t_4$ (d) $t_4 - t_5$ (e) $t_5 - t_6$ (f) $t_6 - t_7$ (g) $t_7 - t_8$

(h) $t_8 - t_9$ (i) $t_9 - t_{10}$ (j) $t_{10} - t_{11}$ (k) $t_{11} - t_{12}$ (l) $t_{12} - t_{13}$




Figura 3.17. Modos de operação da UPS para o *flag on*;

Os modos de operação da UPS de dupla conversão operando com inversor PWM modulado em três níveis de tensão para a condição de *flag on* são descritos abaixo:

Passo 1 ($t_1 - t_2$): Primeiramente, os diodos dos conversores principais que compõem a UPS estão em condução. Os diodos *boost* e *buck* estão em condução, assim como os diodos em antiparalelo com as chaves S_3 e S_6 estão em condução. Essa etapa de operação é ilustrada na Figura 3.17(a).

Passo 2 ($t_2 - t_3$): É acionado o sinal PWM1 responsável pelo acionamento da primeira perna do inversor. Os conversores de entrada, *boost* e *buck*, estão sincronizados com este sinal. O circuito auxiliar é acionado. Simultaneamente, as chaves S_{a1} e S_{a2} são acionadas criando um caminho de baixa impedância para as correntes de carga do conversor *boost* e da perna integrada do inversor. A comutação da chave S_{a1} é do tipo ZCS na entrada em condução e no bloqueio, devido à presença do indutor L_{r1} e do bloqueio após a extinção da corrente no

circuito auxiliar. A comutação da chave S_{a2} é do tipo ZVS, devido ao fato de o diodo *buck* estar em condução nesse instante. A corrente de carga do conversor *boost* e da perna integrada do inversor são transferidas de forma linear para os indutores L_{r1} e L_{r2} , respectivamente. A corrente cresce de forma linear nos indutores L_{r1} e L_{r2} até que a corrente de carga dos conversores seja atingida. Esta etapa de operação é ilustrada na Figura 3.17(b).

Passo 3 ($t_3 - t_4$): A corrente de carga é atingida, os diodos D_1 e D_{S3} param de conduzir e é iniciada a etapa ressonante entre o indutor L_{r1} e o capacitor C_{S1} e entre L_{r2} e o capacitor C_{S2} . Os processos de ressonância são responsáveis por levar as tensões a zero sobre as chaves S_1 e S_4 , respectivamente. Esta etapa de operação é ilustrada na Figura 3.17(c).

Passo 4 ($t_4 - t_5$): Quando a tensão sobre as chaves S_1 e S_4 chega à zero, capacitores descarregados, o diodo em antiparalelo com as chaves entram em condução e nesse instante as chaves podem ser acionadas sobre zero de tensão. Esta etapa de operação é ilustrada na Figura 3.17(d).

Passo 5 ($t_5 - t_6$): As chaves S_1 e S_4 são colocadas em condução sob zero de tensão, comutação do tipo ZVT. Esta etapa de operação é ilustrada na Figura 3.17(e).

Passo 6 ($t_6 - t_7$): A chave auxiliar S_{a2} é bloqueada com corrente, a chave S_{a2} é um MOSFET devido a sua entrada em condução ZVS, dessa forma o capacitor intrínseco do semiconductor funciona como um *snubber*. A energia restante armazenada nos indutores L_{r1} e L_{r2} é redirecionada para o capacitor em paralelo com a chave S_2 e, quando a corrente de carga do carregador é assumida, inicia-se o processo de ressonância. A ressonância ocorre entre os indutores L_{r1} , L_{r2} e C_{S3} e leva a tensão sobre a chave S_2 a zero. Esta etapa de operação é ilustrada na Figura 3.17(f).

Passo 7 ($t_7 - t_8$): Quando a tensão sobre a chave S_2 chega a zero seu diodo em antiparalelo entra em condução e a chave S_2 deve ser acionada. Esta etapa de operação é ilustrada na Figura 3.17(g).

Passo 8 ($t_8 - t_9$): A chave S_2 é acionada em zero de tensão. Esta etapa de operação é ilustrada na Figura 3.17(h).

Passo 9 ($t_9 - t_{10}$): Inicialmente, o diodo em antiparalelo com a chave S_6 (D_{S6}) esta em condução. A chave auxiliar S_{a4} é acionada sob comutação ZCS. Devido à presença do indutor L_{r3} , a corrente de carga passa a crescer no indutor até que a corrente de carga do inversor seja atingida e dessa forma o diodo D_{S6} é bloqueado em zero de corrente. Esta etapa de operação é ilustrada na Figura 3.17(i).

Passo 10 ($t_{10} - t_{11}$): Neste instante o diodo D_{S6} é bloqueado e tem início o processo de ressonância entre o indutor L_{r3} e o capacitor intrínseco da chave S_5 . Esta etapa de operação é ilustrada na Figura 3.17(j).

Passo 11 ($t_{11} - t_{12}$): Quando a tensão chega a zero sobre a chave S_5 o diodo em antiparalelo com a chave S_5 grampeia a tensão em zero sobre a chave permitindo seu acionamento em zero de tensão. Esta etapa de operação é ilustrada na Figura 3.17(k).

Passo 12 ($t_{12} - t_{13}$): A chave S_5 é acionada sob comutação do tipo ZVT. Esta etapa de operação é ilustrada na Figura 3.17(l).

Passo 13 ($t_{13} - t_{14}$): Termina o tempo de condução da chave *buck*, a chave S_2 é bloqueada e o diodo *buck* assume a corrente em roda livre com o banco de baterias. Termina o tempo de condução da chave *buck*, a chave S_2 é bloqueada e o diodo *buck* assume a corrente em roda livre com o banco de baterias. Esta etapa de operação é ilustrada na Figura 3.17(m).

Passo 14 ($t_{14} - t_{15}$): Termina o tempo de condução da chave *boost*, a chave S_1 é bloqueada e o diodo *boost* assume a corrente de carga do pré-regulador. Esta etapa de operação é ilustrada na Figura 3.17(n).

Passo 15 ($t_{15} - t_{16}$): Termina a etapa PWM do inversor e a chave S_5 é bloqueada restabelecendo as condições iniciais. Esta etapa de operação é ilustrada na Figura 3.17(o).

3.6.2. Modos de Operação Para Condição de *Flag Off*

Com o sentido de corrente ilustrado na Figura 3.18 o CAC iZVT possui uma comutação do tipo *boost* para auxiliar duas comutações do tipo *buck*. Enquanto que para o CAC da perna não integrada a comutação é do tipo *boost*.




Figura 3.18. Sentido da corrente de carga do inversor determinado pelo *flag off*;

Para o sentido de corrente dado na Figura 3.18 a estratégia de chaveamento é ilustrada na Figura 3.19 e esse modo de operação é determinado pelo *flag off*.






Figura 3.19. Estratégia de chaveamento para *flag off*;






Seguindo a estratégia de chaveamento ditada pelo *flag off*, a perna com CAC integrado opera semelhante a um conversor *buck* CC. Dessa forma, para o iCAC o sinal PWM1 dita o sincronismo para os conversores *boost*, *buck* e perna do inversor integrada, de forma a propiciar as comutações *iZVT*. A perna com CAC independente opera de forma semelhante ao CAC *ZVT* clássico. As etapas de operação segundo a estratégia de chaveamento ditada para esse modo de operação é ilustrada na Figura 3.19.








(a) $t_1 - t_2$



(b) $t_2 - t_3$

(c) $t_3 - t_4$ (d) $t_4 - t_5$ (e) $t_5 - t_6$ (f) $t_6 - t_7$ (g) $t_7 - t_8$

(h) $t_8 - t_9$ (i) $t_9 - t_{10}$ (j) $t_{10} - t_{11}$ (k) $t_{11} - t_{12}$ (l) $t_{12} - t_{13}$






(m) $t_{13} - t_{14}$ (n) $t_{14} - t_{15}$ (o) $t_{15} - t_{16}$ (p) $t_{16} - t_{17}$ (q) $t_{17} - t_{18}$

Figura 3.20. Modos de operação da UPS para o *flag off*;

Os modos de operação da UPS de dupla conversão operando com inversor PWM modulado em três níveis de tensão para a condição de *flag off* correspondem:

Passo 1 ($t_1 - t_2$): Primeiramente os diodos dos conversores principais que compõem a UPS estão em condução. Os diodos *boost* e *buck* estão em condução, assim como os diodos em antiparalelo com as chaves S_4 e S_5 estão em condução. Esta etapa de operação é ilustrada na Figura 3.20(a).

Passo 2 ($t_2 - t_3$): É acionado o sinal PWM1 responsável pelo acionamento da primeira perna do inversor, os conversores de entrada, *boost* e *buck*, estão sincronizados com este sinal. O circuito auxiliar é acionado, simultaneamente as chaves S_{a1} e S_{a2} entram em condução criando um caminho de baixa impedância para a corrente de carga do conversor *boost*. A comutação da chave S_{a1} é do tipo ZCS na entrada em condução e no bloqueio, devido à presença do indutor L_{r1} e do bloqueio após a extinção da corrente no circuito auxiliar, respectivamente. A comutação da chave S_{a2} é do tipo ZVS, devido ao fato de o diodo *buck* que esta em condução neste instante e ZCS devido à presença do indutor L_{r1} . A corrente de carga do conversor *boost* e da perna integrada do inversor são transferidas de forma linear para os indutores L_{r1} e L_{r2} , respectivamente. A corrente cresce de forma linear no indutor L_{r1} até que a corrente de carga do conversor seja atingida. Esta etapa de operação é ilustrada na Figura 3.20(b).

Passo 3 ($t_3 - t_4$): A corrente de carga é atingida e o diodo D_1 pára de conduzir iniciando a etapa ressonante entre o indutor L_{r1} e o capacitor C_{S1} . O processo de ressonância é responsável por levar a tensão a zero sobre a chave S_1 . Esta etapa de operação é ilustrada na Figura 3.20(c).

Passo 4 ($t_4 - t_5$): Quando a tensão sobre a chave S_1 chega à zero, capacitor descarregado C_{S1} , entra em condução o diodo em antiparalelo com S_1 e a tensão sobre a chave fica grampeada em zero de tensão. Nesse instante, a chave deve acionada em ZVT. Esta etapa de operação é ilustrada na Figura 3.20(d).

Passo 5 ($t_5 - t_6$): A chave S_1 é colocada em condução sob zero de tensão, comutação do tipo ZVT. Esta etapa de operação é ilustrada na Figura 3.20(e).

Passo 6 ($t_6 - t_7$): A chave auxiliar S_{a2} é bloqueada com corrente, S_{a2} é um MOSFET devido a sua entrada em condução ZVS, dessa forma o capacitor intrínseco do semiconductor funciona como um *snubber*. Esta etapa de operação é ilustrada na Figura 3.20(f).

Passo 7 ($t_7 - t_8$): A chave auxiliar S_{a3} é colocada em condução em ZVS devido à diferença nula de tensão entre o conversor *buck* e a perna integrada do inversor. A chave S_{a3} é

apenas um caminho de baixa impedância entre os dois conversores. Esta etapa de operação é ilustrada na Figura 3.20(g).

Passo 8 ($t_8 - t_9$): A energia reativa remanescente em L_{r1} é redirecionada aos capacitores intrínsecos, da chave S_2 e da chave S_3 . Esta etapa de operação é ilustrada na Figura 3.20(h).

Passo 9 ($t_9 - t_{10}$): Quando a tensão sobre as chaves S_2 e S_3 chega a zero seus diodos em antiparalelo entram em condução grampeando a tensão sobre as chaves em zero. Esta etapa de operação é ilustrada na Figura 3.20(i).

Passo 10 ($t_{10} - t_{11}$): Durante essa etapa as chaves S_2 e S_3 são colocadas em condução sob comutação do tipo ZVT. Esta etapa de operação é ilustrada na Figura 3.20(j).

Passo 11 ($t_{11} - t_{12}$): Para a perna não integrada do inversor. Inicialmente, o diodo em antiparalelo com a chave S_5 (D_{S5}) está em condução. A chave auxiliar S_{a4} é acionada sob comutação ZCS devido à presença do indutor L_{r3} , a corrente de carga passa a crescer no indutor até que a corrente de carga do inversor seja atingida e dessa forma o diodo D_{S5} é bloqueado em zero de corrente. Esta etapa de operação é ilustrada na Figura 3.20(k).

Passo 12 ($t_{12} - t_{13}$): O diodo D_{S5} é bloqueado em zero de corrente dando início ao processo ressonante entre L_{r3} e C_{S6} . Esta etapa de operação é ilustrada na Figura 3.20(l).

Passo 13 ($t_{13} - t_{14}$): Quando a tensão chega a zero sobre a chave S_6 , o diodo em antiparalelo com a chave S_6 grampeia a tensão em zero sobre a chave permitindo seu acionamento em zero de tensão. Esta etapa de operação é ilustrada na Figura 3.20(m).

Passo 14 ($t_{14} - t_{15}$): A chave S_6 é acionada sob comutação do tipo ZVT. Esta etapa de operação é ilustrada na Figura 3.20(n).

Passo 15 ($t_{15} - t_{16}$): Termina o tempo de condução da chave *buck*, a chave S_2 é bloqueada e o diodo *buck* assume a corrente em roda livre com o banco de baterias. Esta etapa de operação é ilustrada na Figura 3.20(o).

Passo 16 ($t_{16} - t_{17}$): Termina o tempo de condução da chave *boost*, a chave S_1 é bloqueada e o diodo *boost* assume a corrente de carga do pré-regulador. Esta etapa de operação é ilustrada na Figura 3.20(p).

Passo 17 ($t_{17} - t_{18}$): Termina a etapa PWM do inversor e a chave S_6 é bloqueada restabelecendo as condições iniciais. Esta etapa de operação é ilustrada na Figura 3.20(q).

Neste modo de operação, o circuito de auxílio à comutação integrado opera no modo crítico, onde uma comutação do tipo *boost*, conversor pré-regulador, auxilia duas comutações do tipo *buck*, que são o carregador de baterias e a perna integrada do inversor.

3.7. Resultados de Simulação

Nesta seção são apresentados os resultados de simulação para comprovação dos resultados teóricos referentes ao uso do CAC iZVT proposto, o qual é aplicado a uma fonte ininterrupta de energia operando com inversor PWM ponte completa modulado em três níveis de tensão. Primeiramente, é apresentada a estratégia de modulação utilizada para o inversor. Logo após, serão apresentadas a estratégia de chaveamento com a descrição das etapas de operação e, por fim, os resultados de simulações do inversor e da UPS completa. As comutações das chaves principais e das chaves auxiliares são apresentadas e discutidas.

3.7.1. Modulação em três Níveis de Tensão do Inversor PWM

A simulação do sistema proposto requer aplicação de modulação em três níveis de tensão no inversor. Para que o sistema funcione normalmente são necessários alguns cuidados tais como: o sincronismo entre as frequências de comutação dos conversores, moduladoras dente de serra, que faz com que os pulsos de comando estejam sincronizados independentemente da portadora utilizada, ou seja, os conversores CC e CA estarão com os pulsos de comando sincronizados.

O inversor PWM ponte completa é ilustrado na Figura 3.21 pode ser decomposto em dois conversores bidirecionais em corrente, conforme Figura 3.22 e dessa maneira um CAC pode ser aplicado a uma das pernas do inversor sem provocar interferência na outra perna. Dependendo do sentido da corrente, a perna do inversor tem o comportamento *boost* ou *buck*. Logo, para um sentido de corrente a perna do inversor comuta em paralelo com o conversor pré-regulador e no outro sentido de corrente comuta em paralelo com o carregador de baterias.




Figura 3.21. Diagrama simplificado de um inversor em ponte completa;




Figura 3.22. Inversor ponte completa decomposto em dois conversores bidirecionais em corrente;

A modulação de um inversor em três níveis requer dois sinais de comando independentes, um para cada perna do inversor, sendo que uma das chaves do braço recebe o sinal PWM e a outra seu sinal complementar. A estratégia utilizada para obter o sincronismo entre os conversores da UPS simulada foi o uso do sinal de PWM gerado para a perna integrada do inversor, PWM1, ser utilizado como referência para a estratégia de chaveamento dos conversores que utilizam o CAC integrado.

Dessa forma, o sinal PWM1 é enviado para a chave S_4 em um semi-ciclo da senóide de saída e para a chave S_3 no outro semi-ciclo, da mesma forma o sinal complementar de PWM1 é enviado para a chave S_3 para um semi-ciclo e para S_4 no outro. Para não alterar a modulação, a mesma estratégia é utilizada para a outra perna do inversor.

Dessa forma, a tabela que gera o sinal PWM para a primeira perna do inversor, moduladora, deixa de ser uma senóide e passa a ser uma seqüência de semi-ciclos de senóide, sempre positivo. Para a outra perna do inversor, a moduladora passa a ser uma seqüência de semi-ciclos negativos. Para que os conversores permaneçam sincronizados independentemente do semi-ciclo de operação do inversor um sinal de apoio é gerado para ditar a estratégia de comando adequada a cada uma das etapas de funcionamento.

Na implementação da UPS simulada, a estratégia de chaveamento simulada deve ser utilizada. Um sinal de *flag* deve ser gerado, esta função fica a cargo do microcontrolador utilizado, este sinal é enviado a um dispositivo EPLD que possui as tabelas responsáveis pelas estratégias de chaveamento para cada um dos modos de operação em função do semi-ciclo da tensão de saída. Para demonstrar a viabilidade de execução dessa estratégia de chaveamento, o sistema foi simulado no software *Power PSim* versão estudante. O inversor simulado é ilustrado na Figura 3.23.




Figura 3.23. Inversor PWM ponte completa simulado;

O sinal de PWM1 gerado para a primeira perna do inversor é ilustrado na Figura 3.24. O sinal de flag está presente para fazer a inversão dos sinais enviados às chaves S_4 e S_3 de modo a manter o sincronismo discutido nesta seção.




Figura 3.24. Sinal PWM para a primeira perna do inversor simulado;

O sinal de PWM2 para a segunda perna do inversor é ilustrado na Figura 3.25.




Figura 3.25. Sinal PWM para a segunda perna do inversor simulado;

A lógica responsável pela detecção do semi-ciclo da corrente de saída do inversor que gera o sinal de *flag* que faz a inversão do sinal de PWM1 é ilustrado na Figura 3.26. O sinal PWM1 é sincronizado com os sinais PWM dos conversores CC, *boost* e *buck*. Como a perna integrada do conversor tem comportamento *boost* ou *buck*, dependendo do sentido da corrente o sinal de *flag* faz com que seja possível o sincronismo entre os três conversores, perna integrada do inversor, pré-regulador e carregador de baterias.




Figura 3.26. Circuito responsável pela geração do sinal de *flag*;

Como discutido ao longo desta seção, as moduladoras responsáveis pelos sinais de PWM1 e PWM2 são dois semi-ciclos de senóide defasados de 180°. A estratégia de modulação utilizando as moduladoras citadas foi simulada e os resultados são apresentados na Figura 3.27.

A tensão aplicada à carga demonstra a viabilidade da técnica de modulação apresentada. Essa tensão é obtida através de V_{A-B} sendo V_A a tensão do braço integrado do inversor e V_B a tensão no braço não integrado do inversor. O sinal de PWM1 é responsável pelos sinais de comando para gerar a tensão V_A , enquanto que o sinal PWM2 é responsável pelos sinais de comando para gerar a tensão V_B .




Figura 3.27. Estratégia de modulação utilizada para o inversor simulado;

3.7.2. Simulação da UPS Completa

Para comprovação da técnica de modulação e da funcionalidade da estratégia de comando propostas, uma UPS de dupla conversão completa com CAC *iZVT* proposto é simulada. A UPS de dupla conversão simulada é composta pelos conversores: pré-regulador (*boost*); carregador de baterias (*buck*); inversor PWM ponte completa (*full-bridge*).

A UPS de dupla conversão simulada é apresentada na Figura 3.28. A estratégia de comando utilizada nas chaves principais e auxiliares é apresentada na Figura 3.16 para o *flag on* e na Figura 3.19 para o *flag off*.




Figura 3.28. UPS completa simulada;

3.7.2.1. Comutação das Chaves Principais Condição de *Flag On*

Nesse modo de operação, o conversor pré-regulador, *boost*, e a perna integrada do inversor, *boost*, comutam em paralelo. Dessa forma, existem duas comutações do tipo *boost* para auxiliar uma comutação do tipo *buck*, para esse modo de operação.

O sentido da corrente de carga no inversor para esse modo de operação é ilustrado na Figura 3.15, onde a tensão e a corrente na chave S_1 e a corrente no indutor L_{r1} são apresentados.

O processo de comutação da chave *boost* S_1 é apresentado na Figura 3.29. O CAC é acionado desviando a corrente de carga do conversor *boost*, a corrente passa a crescer linearmente no indutor L_{r1} até que a corrente de carga é atingida, liberando então o processo ressonante que leva a tensão a zero sobre a chave S_1 . A chave pode então ser acionada sob comutação ZVT.




Figura 3.29. Comutação da chave S_1 , *boost*;

O processo de comutação da chave *buck* S_2 é apresentado na Figura 3.30. Tensão e corrente na chave e a corrente no indutor L_{r1} são ilustrados. Para essa comutação o restante da energia reativa armazenada nos indutores L_{r1} e L_{r2} após as comutações de S_1 e S_4 , respectivamente, é utilizada para, através de um processo ressonante, levar a tensão sobre a chave S_2 a zero, possibilitando seu acionamento em ZVT.




Figura 3.30. Comutação da chave S_2 , *buck*;

Como discutido, o processo de comutação da chave S_4 do inversor *full-bridge* ocorre em paralelo com a comutação do conversor pré-regulador, *boost*. Da mesma forma que a comutação da chave S_1 , o CAC desvia a corrente de carga da perna integrada do inversor e, logo após, através de um processo ressonante, leva a tensão sobre a chave S_4 a zero. O processo de comutação da chave S_4 é apresentado na Figura 3.31. Tensão e corrente na chave e a corrente no indutor L_{r2} são ilustrados.




Figura 3.31. Comutação da chave S_4 , *full-bridge*;

A chave S_5 faz parte da perna que utiliza CAC ZVT independente, não integrado. A comutação dessa chave ocorre de modo semelhante às comutações integradas. O processo de comutação da chave S_5 do inversor *full-bridge* é apresentado pela Figura 3.32. Tensão e corrente na chave e a corrente no indutor L_{r3} são ilustrados.




Figura 3.32. Comutação da chave S_5 , *full-bridge*;

As chaves S_3 e S_6 do inversor *full-bridge* nesse modo de operação funcionam como diodos e, para reduzir as perdas por condução, são acionadas após sua entrada em condução. Dessa forma, diminuem as perdas por condução nos semicondutores, o que contribui para a elevação da eficiência do sistema.

3.7.2.2. Comutação das Chaves Principais Condição de *Flag Off*

Nesse modo de operação, o conversor pré-regulador, *boost*, e a perna integrada do inversor, *buck*, comutam em paralelo. O sentido da corrente de carga no inversor para esse modo de operação é ilustrado na Figura 3.18, onde a tensão e a corrente na chave S_1 e a corrente no indutor L_{r1} são apresentados.

O processo de comutação da chave *boost* S_1 é apresentado na Figura 3.33. O CAC é acionado desviando a corrente de carga do conversor *boost*. A corrente passa a crescer linearmente no indutor L_{r1} até que a corrente de carga seja atingida, liberando então o processo ressonante que leva a tensão a zero sobre a chave S_1 . A chave pode então ser acionada sob comutação ZVT.




Figura 3.33. Comutação da chave S_1 , *boost*;

Para esse modo de operação uma comutação do tipo *boost* fornece energia reativa para duas comutações do tipo *buck*, sendo esse o modo de operação crítico para os quais o CAC foi projetado.

O processo de comutação da chave S_2 do conversor *buck* nesse modo de operação ocorre em paralelo com a chave S_3 , perna integrada do inversor. Esse processo é apresentado na Figura 3.34, onde tensão e corrente na chave e a corrente no indutor L_{r1} são ilustrados.




Figura 3.34. Comutação da chave S_2 , *buck*;

O processo de comutação da perna integrada do inversor, chave S_3 , possui comportamento de um conversor *buck*. A energia reativa para realizar as comutações de S_2 e de S_3 provém do indutor L_{r1} . A comutação dessa chave é apresentada na Figura 3.35, onde a tensão e a corrente na chave S_3 e a corrente no indutor L_{r1} são ilustrados.




Figura 3.35. Comutação da chave S_3 , *full-bridge*;

A chave S_6 faz parte da perna que utiliza CAC ZVT independente, não integrado. A comutação dessa chave é do tipo ZVT e é ilustrada na Figura 3.36.




Figura 3.36. Comutação da chave S_6 , *full-bridge*;

As chaves S_4 e S_5 do inversor *full-bridge* nesse modo de operação funcionam como diodos e, para reduzir as perdas por condução, são acionadas após sua entrada em condução, desse modo diminuindo as perdas por condução nos semicondutores.

3.7.2.3. Comutação das Chaves Auxiliares

Uma das vantagens do CAC iZVT proposto em relação ao CAC ZVT clássico é que, para o iZVT, todas as comutações das chaves auxiliares são suaves. Essas comutações são ZCS e/ou ZVS, enquanto que para o CAC ZVT clássico todas as chaves auxiliares são bloqueadas em corrente, gerando assim um aumento significativo na taxa de EMI, além de penalizar a eficiência do sistema.

A comutação da chave auxiliar S_{a1} possui a entrada em condução do tipo ZCS devido à presença do indutor L_{r1} . O seu bloqueio também possui comutação do tipo ZCS devido ao bloqueio após a extinção da corrente no circuito de auxílio à comutação. O processo de comutação de S_{a1} é ilustrado na Figura 3.37.




Figura 3.37. Comutação ZCS da chave auxiliar S_{a1} ;

A chave auxiliar S_{a2} possui a entrada em condução do tipo ZVS devido à condução do diodo *buck* em antiparalelo com a chave auxiliar S_{a2} . Já para o bloqueio de S_{a2} , a comutação é dissipativa e um *snubber* deve ser acionado. Devido ao fato dessa chave possuir entrada em condução, em ZVS é recomendada a utilização de uma chave com portadores majoritários. Como esse tipo de chave apresenta intrinsecamente um capacitor parasita, este

serve como *snubber* minimizando os efeitos da comutação dissipativa. O processo de comutação da chave auxiliar S_{a2} é ilustrado na Figura 3.38.




Figura 3.38. Comutação ZVS da chave auxiliar S_{a2} ;

A chave auxiliar S_{a4} possui a entrada em condução do tipo ZCS devido à presença do indutor L_{r3} . O seu bloqueio também possui comutação do tipo ZCS devido ao bloqueio após a extinção da corrente no circuito de auxílio à comutação. O processo de comutação de S_{a4} é ilustrado na Figura 3.39.




Figura 3.39. Comutação da chave auxiliar S_{a4} ;

A chave auxiliar S_{a3} possui entrada em condução do tipo ZVS, uma vez que o diodo *buck* e o diodo S_3 em antiparalelo com o inversor estão em condução no instante do acionamento de S_{a3} . Dessa forma, a chave S_{a3} é apenas um caminho de baixa impedância entre o conversor *buck* e a perna integrada do inversor.

3.8. Conclusões

Neste capítulo, foi apresentado o CAC iZVT aplicado a uma fonte ininterrupta de energia de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão.

O conceito de integração de circuitos de auxílio à comutação aplicado a fontes ininterruptas de energia e a inversores de tensão PWM ponte completa modulados em três níveis, foi analisado. Verificou-se que o conceito de iCAC não podia ser aplicado diretamente a sistemas contendo inversores PWM ponte completa modulados em três níveis de tensão. Duas soluções para resolver esse problema foram apresentadas, sendo a escolha para desenvolvimento deste trabalho a de menor complexidade e custo.

O princípio de funcionamento do CAC iZVT proposto foi detalhado juntamente com suas etapas de funcionamento. A estratégia de chaveamento utilizada foi apresentada e descrita para todos os modos de operação.

Para comprovação teórica do CAC iZVT proposto, foram realizadas diversas simulações as quais abrangem o sistema por partes e como um todo.

O inversor PWM ponte completa foi simulado independentemente da UPS, a fim de traçar a melhor estratégia de modulação. Para realizar o sincronismo entre a perna integrada do inversor e os conversores CC que fazem parte do iCAC, o sinal PWM1 gerado para primeira perna do inversor foi adotado como referência para o início do processo de comutação integrado. Por fim, o inversor foi simulado verificando-se a eficácia do sistema proposto quanto à técnica de modulação e à estratégia de chaveamento.

A UPS de dupla conversão completa com CAC iZVT também foi simulada verificando-se a funcionalidade do CAC proposto. As comutações das chaves principais e auxiliares são apresentadas, comprovando os estudos teóricos. Em simulação, o CAC iZVT proposto correspondeu à análise teórica.

Capítulo 4

RESULTADOS EXPERIMENTAIS

4.1. Introdução

Para confirmar as análises teóricas e avaliar os benefícios, principalmente em relação à eficiência do sistema proposto devido à minimização da energia reativa circulante no circuito de auxílio à comutação, duas topologias de CAC foram implementadas. Primeiramente, trata-se de uma UPS de dupla conversão com CAC ZVT clássico, e outra composta por um CAC híbrido (CAC iZVT) o qual foi baseado no conceito de integração de circuitos de auxílio à comutação proposto por [13].

Uma fonte ininterrupta de energia foi projetada para a potência de saída de 1 kW e frequência de comutação de 70 kHz. Sendo que: o conversor pré-regulador projetado para a potência de 1135W, o carregador de baterias para a potência de 135W e o inversor, *full-bridge*, para a potência de 1000W. O procedimento de projeto dos conversores de potência utilizados em cada um dos sistemas é apresentado no Apêndice A.

Dois protótipos de circuitos de auxílio à comutação foram implementados para a mesma fonte ininterrupta de energia, o CAC iZVT proposto e o CAC ZVT clássico. Primeiramente é ensaiada a UPS com CAC ZVT clássico. Como segunda etapa é ensaiada a UPS operando com CAC iZVT proposto.

Os resultados experimentais para as comutações dos dois circuitos de auxílio à comutação são apresentados e discutidos ao longo deste capítulo. Por fim para fazer uma análise comparativa, o rendimento dos dois sistemas são comparados.

Para o controle e comando dos conversores e dos circuitos de auxílio à comutação foi utilizado um microcontrolador PIC e um dispositivo lógico programável EPLD. O programa utilizado no microcontrolador é responsável apenas por gerar os sinais de PWM para os conversores de potência da UPS. O programa desenvolvido para o dispositivo lógico

programável é o responsável por toda a lógica de comando para acionamento dos circuitos de auxílio à comutação e dos conversores de potência. O programa utilizado no EPLD para acionamento das chaves principais e das auxiliares para a UPS operando com (i) CAC ZVT clássico e (ii) CAC iZVT é apresentado no Apêndice B.

Os *drives* utilizados na implementação dos dois protótipos de CAC bem como para os conversores de potência da UPS possuem características especiais, destacando-se a aplicação de tensão negativa sobre as chaves quando estas estão sob condição de bloqueio. Detalhes sobre os *drives* de comando utilizados são apresentados no apêndice C.

4.2. UPS de dupla conversão operando com CAC ZVT Clássico

O circuito de auxílio de comutação ZVT clássico proposto por [10] aplicado a uma UPS de dupla conversão operando com inversor em ponte completa modulado em três níveis de tensão é ilustrado na Figura 4.1.




Figura 4.1. Protótipo UPS com ZVT clássico;

Um protótipo de uma UPS de dupla conversão na potência de 1 kW operando na frequência de 70 kHz é implementado. Essa UPS será ensaiada com dois circuitos de auxílio à comutação, CAC ZVT clássico e CAC iZVT. Nesta seção, são apresentados os resultados experimentais da UPS operando com CAC ZVT clássico.

Na UPS de dupla conversão operando com CAC ZVT clássico, todos os conversores que fazem parte desse sistema podem ser decompostos em dois tipos de conversores, *boost* e *buck*. O pré-regulador é um conversor *boost*, o carregador de baterias é um conversor *buck* e o inversor que é composto por de duas pernas que dependendo do sentido da corrente de saída da UPS tem comportamento de *boost* ou de *buck*.

A estratégia de chaveamento utilizada é apresentada no capítulo 2 desta dissertação e está ilustrada na Figura 2.11.

Dessa forma, os resultados experimentais relativos às comutações das chaves principais e auxiliares são apresentados para um conversor *boost* e para um conversor *buck*.

Primeiramente, as comutações das chaves principais e auxiliares para um dos conversores *boost* são apresentadas. A título de exemplo, é utilizado o conversor pré-regulador.

O processo de comutação da chave S_1 é ilustrado Figura 4.2, onde são ilustradas as formas de onda da tensão na chave, corrente no indutor L_{r1} do CAC, sinal de gatilho da chave e o sinal de *flag*. A comutação da chave principal S_1 é do tipo ZVT.




Figura 4.2. Comutação ZVT da chave principal S_1 ;

O circuito de auxílio à comutação deve ser acionado a fim de desviar a corrente de carga do conversor principal para o circuito auxiliar. A chave S_{a1} é colocada em condução sob zero de corrente, comutação ZCS, devido à presença do indutor L_{r1} . A corrente passa a crescer no indutor L_{r1} de forma linear até que a corrente de carga seja atingida, só então o diodo D_1 é bloqueado em zero de corrente. Inicia-se o processo de ressonância entre o indutor L_{r1} e o capacitor C_{S1} de forma a levar a tensão a zero sobre o capacitor C_{S1} e paralelo com a chave S_1 . Quando a tensão chega a zero o diodo em antiparalelo com a chave S_1 entra em condução grampeando a tensão sobre a chave. Nesse instante, a chave principal deve ser posta em condução.

A comutação da chave S_{a1} é ilustrada na Figura 4.3, onde são ilustradas as formas de onda: da tensão na chave S_{a1} ; da corrente no indutor L_{r1} ; do sinal de comando de S_{a1} . A entrada em condução de S_{a1} é do tipo ZCS, porém seu bloqueio é feito com corrente, sendo

amenizado o problema devido à presença do capacitor intrínseco da chave, já que o semiconductor utilizado é um MOSFET.

O bloqueio da chave S_{a1} ocorre com corrente, conforme mencionado, e esse processo de comutação é ilustrado na Figura 4.4.




Figura 4.3. Comutação ZCS da chave S_{a1} (entrada em condução);




Figura 4.4. Comutação snubber da chave S_{a1} (bloqueio);

Para o outro tipo conversor no qual a UPS foi decomposta, as comutações das chaves principal e auxiliar são apresentadas a seguir. Como exemplo, o conversor carregador de baterias é utilizado.

A comutação da chave S_2 é do tipo ZVT assim como de todos os conversores *buck* que compõem o sistema.




Figura 4.5. Comutação ZVT da chave S_2 ;

O circuito de auxílio à comutação deve ser acionado a fim de injetar corrente no conversor até que o circuito auxiliar assuma a corrente de carga do conversor principal. A chave S_{a2} é colocada em condução sob zero de corrente, comutação ZCS, devido à presença do indutor L_{r2} . A corrente passa a crescer no indutor L_{r2} de forma linear até que a corrente de carga seja atingida, só então o diodo D_2 é bloqueado em zero de corrente. Inicia-se o processo de ressonância entre o indutor L_{r2} e o capacitor C_{S2} de forma a levar a tensão a zero sobre o capacitor C_{S2} e paralelo com a chave S_2 . Quando a tensão chega a zero, o diodo em antiparalelo com a chave S_2 entra em condução grampeando a tensão sobre a chave. Nesse instante, a chave principal deve ser posta em condução.

A comutação da chave S_{a2} é ilustrada na Figura 4.6, onde são ilustradas as formas de onda da tensão na chave S_{a2} , da corrente no indutor L_{r2} e do sinal de comando de S_{a2} . A entrada em condução de S_{a2} é do tipo ZCS, porém seu bloqueio é feito com corrente, sendo amenizado o problema devido à presença do capacitor intrínseco da chave, já que o semiconductor utilizado é um MOSFET.

O bloqueio da chave S_{a2} ocorre com corrente, conforme mencionado, e esse processo de comutação é ilustrado na Figura 4.7.




Figura 4.6. Comutação ZCS da chave S_{a2} (entrada em condução);




Figura 4.7. Comutação ZCS da chave S_{a2} (bloqueio);

Dessa forma, os circuitos de auxílio à comutação ZVT clássico proporcionam às chaves principais comutações do tipo ZVT. Porém, as chaves auxiliares bloqueiam com corrente, transferindo uma parcela de perdas que antes estavam relacionadas à chave principal para o circuito auxiliar.

Os demais conversores que fazem parte da UPS de dupla conversão não têm suas comutações apresentadas para evitar repetições, já que são semelhantes às comutações apresentadas.

4.3. UPS de dupla conversão operando com CAC iZVT

O segundo protótipo de CAC apresentado nesta dissertação é ilustrado na Figura 4.8, o qual apresenta um CAC híbrido (iZVT) aplicado a uma UPS de dupla conversão operando com inversor modulado em três níveis de tensão.




Figura 4.8. Protótipo implementado da UPS de dupla conversão com iZVT;

A UPS implementada segue a mesma estratégia de chaveamento e a mesma técnica de modulação utilizadas em simulação. Dessa forma, a estratégia de chaveamento para os dois sentidos de corrente de saída do inversor é ilustrada na Figura 3.16 e na Figura 3.19.

Os resultados experimentais para as comutações das chaves principais e auxiliares são apresentados ao longo deste capítulo.

4.3.1. Comutação das Chaves Principais Condição de *Flag On*

A condição de *flag on* é determinada em função do sentido da corrente na perna integrada do inversor ilustrada na Figura 3.15. Nesse modo de operação, existem duas comutações do tipo *boost* para auxiliar uma comutação do tipo *buck* para o CAC iZVT, enquanto que o processo de comutação para o CAC ZVT da perna não integrada do inversor ocorre com uma comutação do tipo *buck* clássica.

Inicialmente, a corrente de carga dos conversores que comutam em paralelo, *boost* e perna integrada do inversor, está sobre os diodos principais dos braços, ou seja, sobre o diodo boost e sobre o diodo em antiparalelo com a chave principal S_3 . As chaves auxiliares S_{a1} e S_{a2} são acionadas criando um caminho de baixa impedância para as correntes e cargas dos conversores que estão funcionando como *boost* nesse modo de operação. Desse modo, a corrente cresce de forma linear sobre os indutores L_{r1} e L_{r2} . Após serem assumidas as correntes de carga pelo CAC, são iniciados os processos ressonantes que ocorrem para esse

modo de operação em paralelo entre os indutores L_{r1} e L_{r2} e os capacitores C_{S1} e C_{S2} responsáveis por levar as tensões a zero sobre as chaves S_1 e S_4 , respectivamente.

O processo de comutação do conversor pré-regulador chave S_1 é apresentado na Figura 4.9. O processo de comutação da chave S_4 do inversor *full-bridge* é apresentado na Figura 4.10. Ambas as comutações são do tipo ZVT devido ao sinal de comando ser acionado somente após a chave estar com zero de tensão.




Figura 4.9. Comutação ZVT da chave S_1 ;
(Flag on , Corrente L_{r1} , Sinal de Comando V_{GS1} , Tensão V_{DS1} dreno source);




Figura 4.10. Comutação ZVT da chave S_4 ;
(Flag on , Corrente L_{r2} , Sinal de Comando V_{GS4} , Tensão V_{DS4} dreno source);

Após ocorrerem as comutações das chaves principais S_1 e S_4 , em paralelo, o restante da energia reativa armazenada em L_{r1} e em L_{r2} é redirecionada para o capacitor em paralelo com a chave S_2 , carregador de baterias, através do bloqueio da chave auxiliar S_{a2} . No instante em que a corrente de carga do carregador de baterias é assumida pelo CAC, é iniciado o processo ressonante que leva a tensão a zero sobre a chave S_2 . Quando o diodo em antiparalelo com a chave entra em condução, S_2 pode ser acionada sob a condição de tensão nula, comutação do tipo ZVT.

O processo de comutação da chave S_2 , *buck*, é apresentado na Figura 4.11, onde são ilustrados: o sinal de *flag*; a tensão na chave V_{DS2} ; o sinal de *gate* V_{GS2} ; a corrente no indutor ressonante I_{Lr1} .




Figura 4.11. Comutação ZVT da chave S_2 ;
(*Flag on*, Corrente I_{Lr1} , Sinal de Comando V_{GS2} , Tensão V_{DS2} *dreno source*);

As chaves S_3 e S_6 do inversor *full-bridge* nesse modo de operação estão operando como diodos e por isso são acionadas após a condução de seus diodos em antiparalelo, o que diminui as perdas por condução nos semicondutores.

O processo de comutação da chave S_3 do inversor *full-bridge* é apresentado na Figura 4.12. A comutação de S_3 é do tipo ZVT, pois a chave é posta em condução no momento em que o seu diodo em antiparalelo está em condução, logo com tensão nula sobre a chave. São ilustrados: o sinal de *flag*; a tensão na chave V_{DS3} ; o sinal de *gate* V_{GS3} ; a corrente no indutor ressonante I_{Lr1} .




Figura 4.12. Comutação ZVT da chave S_3 ;
(*Flag on*, Corrente I_{Lr1} , Sinal de Comando V_{GS3} , Tensão V_{DS3} dreno source);

O processo de comutação da chave S_6 do inversor *full-bridge* é apresentado na Figura 4.13. Como na comutação de S_3 , a comutação de S_6 é do tipo ZVT, pois a chave é posta em condução no momento em que o seu diodo em antiparalelo está em condução, logo com tensão nula sobre a chave. São ilustrados: o sinal de *flag*; a tensão na chave V_{DS6} ; o sinal de *gate* V_{GS6} ; a corrente no indutor ressonante I_{Lr3} .




Figura 4.13. Comutação ZVT da chave S_6 ;
(*Flag on*, Corrente I_{Lr3} , Sinal de Comando V_{GS6} , Tensão V_{DS6} dreno source);

Na perna não integrada do inversor, chaves S_5 e S_6 possuem comutações semelhantes às comutações ZVT clássicas. Para esse modo de operação, a perna não integrada do inversor funciona como um conversor *buck* clássico. Dessa forma, a chave S_5 tem comportamento *buck* e a chave S_6 tem o comportamento de um diodo *buck*.

O processo de comutação da chave S_5 do inversor *full-bridge* é apresentado na Figura 4.14. Inicialmente, a corrente de carga está fluindo através do diodo em antiparalelo com a chave S_6 e então o CAC é acionado através da chave S_{a4} que cria um caminho de baixa impedância para a corrente de carga do inversor. A corrente cresce de forma linear sobre o indutor L_{r3} até que a corrente de carga seja assumida. Após, inicia-se o processo de ressonância que leva a tensão a zero sobre a chave S_5 e então a chave é posta em condução com comutação do tipo ZVT.




Figura 4.14. Comutação ZVT da chave S_5 ;
(*Flag on* , Corrente L_{r3} , Sinal de Comando $V_{GS}S_5$, Tensão $V_{DS}S_5$ dreno source);

4.3.2. Comutação das Chaves Auxiliares Condição de *Flag On*

As comutações das chaves auxiliares são ZCS e/ou ZVS, isto é, para a UPS operando com CAC iZVT proposto, todas as chaves auxiliares operam sob comutação suave.

A chave auxiliar S_{a1} possui a entrada em condução do tipo ZCS devido à presença do indutor L_{r1} . O seu bloqueio também possui comutação do tipo ZCS devido ao bloqueio após a extinção da corrente no circuito de auxílio à comutação. O processo de comutação de S_{a1} é

ilustrado na Figura 4.15, onde são ilustrados: o sinal de *flag*; a tensão na chave V_{DSa1} ; o sinal de *gate* V_{GSa1} ; a corrente no indutor ressonante I_{Lr1} .




Figura 4.15. Comutação ZCS da chave S_{a1} ;
(*Flag on*, Corrente L_{r1} , Sinal de Comando V_{GSa1} , Tensão V_{DSa1} dreno source);

A chave auxiliar S_{a2} possui a entrada em condução do tipo ZVS. Devido à condução do diodo *buck* em antiparalelo a chave auxiliar S_{a2} , o seu bloqueio é do tipo *snubber*. O processo de comutação de S_{a2} é ilustrado na Figura 4.16, onde são ilustrados: o sinal de *flag*; a tensão na chave V_{DSa2} ; o sinal de *gate* V_{GSa2} ; a corrente no indutor ressonante I_{Lr1} .




Figura 4.16. Comutação ZVS da chave S_{a2} ;
(*Flag on*, Corrente L_{r1} , Sinal de Comando V_{GSa2} , Tensão V_{DSa2} dreno source);

A chave auxiliar S_{a3} não é acionada para *flag on* como pode ser visto na Figura 4.17.




Figura 4.17. Comutação da Chave S_{a3} ;
 (*Flag on*, Corrente L_{r1} , Sinal de Comando V_{GSa3} , Tensão V_{DSa3} dreno source);

A chave auxiliar S_{a4} possui a entrada em condução do tipo ZCS devido à presença do indutor L_{r3} . O seu bloqueio também possui comutação do tipo ZCS devido ao bloqueio após a extinção da corrente no circuito de auxílio à comutação. O processo de comutação da chave auxiliar S_{a4} é ilustrado na Figura 4.18.




Figura 4.18. Comutação ZCS da chave S_{a4} ;
 (*Flag on*, Corrente L_{r3} , Sinal de Comando V_{GSa4} , Tensão V_{DSa4} dreno source);

4.3.3. Comutação das Chaves Principais Condição de *Flag Off*

Nesse modo de operação, as chaves S_1 e S_3 comutam em paralelo. O sentido da corrente de carga no inversor é dado na Figura 3.18.

Inicialmente, a corrente de carga do conversor pré-regulador, *boost*, está sobre o diodo principal D_1 . As chaves auxiliares S_{a1} e S_{a2} são acionadas criando um caminho de baixa impedância para a corrente de carga do conversor pré-regulador. A corrente passa a crescer de forma linear sobre o indutor L_{r1} . Após ser assumida a corrente de carga pelo circuito auxiliar, é iniciado o processo ressonante que ocorre entre o indutor L_{r1} e o capacitor C_{S1} , responsável por levar a zero a tensão sobre a chave S_1 . Então, a chave S_1 é acionada sob comutação ZVT e a chave S_{a2} é bloqueada simultaneamente com o acionamento de S_{a3} , o que cria um caminho de baixa impedância entre o conversor *buck* e a perna integrada do inversor. Com isso, a energia reativa armazenada em L_{r1} é direcionada para os capacitores em paralelo com as chaves S_2 e S_3 . Quando o circuito auxiliar assume a corrente de carga desses conversores, são iniciados os processos ressonantes entre o indutor L_{r1} e os capacitores C_{S2} e C_{S3} . Essa etapa leva a zero a tensão sobre as chaves S_2 e S_3 , fazendo com que seus diodos em antiparalelo entrem em condução. Nesse instante, as chaves devem ser postas em condução sob comutação do tipo ZVT.

O processo de comutação da chave *boost* S_1 é apresentado na Figura 4.19. É caracterizada a comutação do tipo ZVT devido ao sinal de comando somente ser acionado após a chave estar com zero de tensão.




Figura 4.19. Comutação ZVT da chave S_1 ;
(*Flag off*, Corrente L_{r1} , Sinal de Comando V_{GS1} , Tensão V_{DS1} dreno source);

Os processos de comutação da chave S_2 , do carregador de baterias (conversor *buck*) e da chave S_3 inversor (conversor *full-bridge*) ocorrem em paralelo, e são apresentados na Figura 4.20. O *flag* de comando, a tensão na chave S_2 , a tensão na chave S_3 e a corrente no indutor L_{r1} são ilustrados.




Figura 4.20. Comutação ZVT das chaves S_2 e S_3 em paralelo;
(*Flag off*, Corrente L_{r1} , Sinal de Comando $V_{GS}S_1$, Tensão $V_{DS}S_1$ dreno source);

O processo de comutação da chave *buck* S_2 é apresentado na Figura 4.21. O *flag* de comando, a tensão na chave, o sinal de *gate* de S_2 e a corrente no indutor L_{r1} são ilustrados.




Figura 4.21. Comutação ZVT da chave S_2 ;
(*Flag off*, Corrente L_{r1} , Sinal de Comando $V_{GS}S_2$, Tensão $V_{DS}S_2$ dreno source);

As chaves S_4 e S_5 do inversor *full-bridge* nesse modo de operação estão operando como diodos e por isso são acionadas após a condução de seus diodos em antiparalelo, o que diminui as perdas por condução nos semicondutores.

O processo de comutação da chave S_4 do inversor *full-bridge* é apresentado na Figura 4.22, enquanto que o processo de comutação da chave S_5 do inversor *full-bridge* é apresentado na Figura 4.23.




Figura 4.22 – Comutação ZVT da chave S_4 ;
(Flag off, Corrente L_{r2} , Sinal de Comando V_{GS4} , Tensão V_{DS4} dreno source);




Figura 4.23. Comutação ZVT da chave S_5 ;
(Flag off, Corrente L_{r3} , Sinal de Comando V_{GS5} , Tensão V_{DS5} dreno source);

O processo de comutação da chave S_6 do inversor *full-bridge* é apresentado na Figura 4.24. O *flag* de comando, a tensão na chave, o sinal de *gate* de S_6 e a corrente no indutor L_{r3} são ilustrados.




Figura 4.24. Comutação ZVT da chave S_6 ;
(*Flag off*, Corrente L_{r3} , Sinal de Comando $V_{GS}S_6$, Tensão $V_{DS}S_6$ dreno source);

Dessa forma, as comutações de todas as chaves principais são do tipo ZVT conforme a análise teórica e os resultados obtidos em simulações.

4.3.4. Comutação das Chaves Auxiliares Condição de *Flag Off*

As comutações das chaves auxiliares são ZCS e/ou ZVS, isto é, para a UPS operando com CAC iZVT proposto, todas as chaves auxiliares operam sob comutação suave.

A chave auxiliar S_{a1} possui a entrada em condução do tipo ZCS devido à presença do indutor L_{r1} . O seu bloqueio também possui comutação do tipo ZCS devido ao bloqueio após a extinção da corrente no circuito de auxílio à comutação.

O processo de comutação de S_{a1} é ilustrado na Figura 4.25. São ilustrados: o sinal de *flag*; a tensão na chave V_{DSa1} ; o sinal de *gate* V_{GSa1} ; a corrente no indutor ressonante IL_{r1} .




Figura 4.25. Comutação ZCS da chave S_{a1} ;
(Flag off, Corrente I_{Lr1} , Sinal de Comando V_{GSa1} , Tensão V_{DSa1} dreno source);

A chave auxiliar S_{a2} possui a entrada em condução do tipo ZVS. Devido à condução do diodo *buck* em antiparalelo com a chave auxiliar S_{a2} , o seu bloqueio é do tipo *snubber*. O processo de comutação da chave auxiliar S_{a2} é ilustrado na Figura 4.26.




Figura 4.26. Comutação ZVT da chave S_{a2} ;
(Flag off, Corrente I_{Lr1} , Sinal de Comando V_{GSa2} , Tensão V_{DSa2} dreno source);

A chave auxiliar S_{a3} possui a entrada em condução do tipo ZVS devido à condução do diodo *buck* simultaneamente com o diodo em antiparalelo com a chave S_4 . Dessa forma, a

chave S_{a3} é um caminho de baixa impedância entre o conversor *buck* e a perna integrada do inversor *full-bridge*. O processo de comutação da chave auxiliar S_{a3} é ilustrado na Figura 4.27.




Figura 4.27. Comutação ZVS da chave S_{a3} ;
(*Flag off*, Corrente L_{r1} , Sinal de Comando V_{GSa3} , Tensão V_{DSa3} dreno source);

A chave auxiliar S_{a4} possui a entrada em condução do tipo ZCS devido à presença do indutor L_{r3} . O seu bloqueio também possui comutação do tipo ZCS devido ao bloqueio após a extinção da corrente no circuito de auxílio à comutação. O processo de comutação da chave auxiliar S_{a4} é ilustrado na Figura 4.28.




Figura 4.28. Comutação ZCS da chave S_{a4} ;
(*Flag off*, Corrente L_{r3} , Sinal de Comando V_{GSa3} , Tensão V_{DSa3} dreno source);

4.3.5. A tensão de Saída do Inversor

A qualidade da tensão aplicada à carga crítica está diretamente relacionada com a estratégia de controle e com a técnica de modulação utilizadas. Neste trabalho é usado um inversor monofásico em ponte completa modulado em três níveis de tensão. A modulação de inversores em três níveis de tensão permite que o filtro de saída seja projetado para a metade da frequência de comutação das chaves. Dessa forma, uma significativa redução no volume do filtro de saída é obtido. O projeto do filtro de saída é apresentado no Apêndice A.

A tensão de saída do inversor que está sincronizada com o sinal de *flag* determina a estratégia de chaveamento para cada um dos modos de operação. A tensão de saída e o sinal de *flag* são ilustrados na Figura 4.29.




Figura 4.29. Tensão de saída não filtrada e sinal de *flag*;

A frequência de comutação das chaves principais que compõem o inversor é de 70 kHz, o que permite que o filtro seja projetado para a frequência de corte de 140 kHz, como discutido ao longo deste trabalho. O filtro utilizado é LC composto por um indutor e um capacitor que são projetados conforme o Apêndice A.

A corrente de saída do inversor após o filtro e o sinal de *flag*, são ilustrados na Figura 4.30.




Figura 4.30. Corrente de saída filtrada e sinal de *flag*;

4.4. Protótipo da UPS de Dupla Conversão

Os resultados experimentais apresentados são obtidos por meio de ensaios em uma UPS de dupla conversão à qual dois protótipos de CAC são ensaiados.

A UPS implementada possui a potência de saída de 1 kW, sendo que seus conversores são projetados para a potência de: 1135 W para o conversor pré-regulador, 135 W para o carregador de baterias e 1000 W para o inversor de tensão.

Dois circuitos de auxílio à comutação são implementados para os ensaios, sendo primeiramente ensaiado o CAC ZVT clássico e, por fim, o CAC iZVT proposto neste trabalho. Resultados experimentais quanto ao processo de comutação dos dois CAC foram apresentados.

Na Figura 4.31 é apresentada a foto do protótipo da UPS de dupla conversão utilizada neste trabalho.




Figura 4.31. Foto da montagem;

Na Figura 4.32, é ilustrado o circuito de comando e acionamento da UPS composta por um microcontrolador PIC e um dispositivo lógico programável EPLD. A placa também contém *buffers* de corrente na saída do PIC/entrada EPLD e na saída da EPLD/entrada dos *drives*.




Figura 4.32. Placa com processador PIC e com dispositivo lógico programável EPLD;

4.5. Rendimento do CAC ZVT *versus* CAC iZVT

Para comprovação do CAC iZVT proposto, o rendimento do sistema deve ser analisado e comparado. Dessa forma, como parâmetro comparativo, o rendimento de uma UPS operando com CAC ZVT clássico é utilizado como referência.

Na Figura 4.33, é apresentado o rendimento de uma UPS dupla conversão, operando com inversor PWM ponte completa modulado em três níveis de tensão com CAC ZVT clássico.




Figura 4.33. Curva da UPS de dupla conversão operando com CAC ZVT clássico;

Na Figura 4.34, é apresentado o rendimento de uma UPS dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão, com CAC iZVT proposto.




Figura 4.34. Curva da UPS de dupla conversão operando com CAC iZVT proposto;

A título comparativo, as duas curvas de rendimento são plotadas no mesmo gráfico. O rendimento em plena carga da UPS com CAC ZVT clássico é de 94,1%, enquanto que o da UPS com CAC iZVT é de 96,3%. Porém, devido ao projeto de ambos os circuitos de auxílio à comutação serem feitos em função da minimização da energia reativa, o CAC ZVT clássico não é capaz de operar em toda faixa de carga. Na Figura 4.35, é ilustrado um comparativo de rendimentos entre a UPS operando com CAC ZVT e com CAC iZVT.




Figura 4.35. Rendimento de CAC ZVT versus CAC iZVT;

Ambos os projetos foram feitos em termos da menor energia reativa circulante, para que o resultado da comparação dos rendimentos fosse feito baseado nos mesmos parâmetros. Porém, constatou-se que o CAC ZVT clássico não pode ser projetado em termos da energia reativa circulante mínima, e sim da mínima faixa de carga com que se deseja ter comutações suaves. Para um projeto baseado na mesma faixa de operação, a energia reativa envolvida nos processos de comutação é muito menor para o CAC iZVT. Dessa forma, o volume do CAC iZVT é reduzido se comparado com o CAC ZVT, já que para uma maior quantidade de energia reativa, maiores são os indutores e capacitores ressonantes.

4.6. Equipamentos Utilizados na Aquisição dos Resultados

Osciloscópio *Tektronic* TPS2014

Ponteira de corrente *Tektronic* 6312 100MHz

Probe Amplifier *Tektronic* AM 503B

Multímetros *Fluke* 175 *true* RMS

Multímetros *Hewlett Packard* (HP) 974 A

Fonte de tensão estabilizada *Tectrol* 400Vcc/15 A

4.7. Conclusões

Uma UPS de dupla conversão foi implementada em laboratório, para a potência de saída de 1 kW e frequência de chaveamento de 70 kHz, onde dois protótipos de circuitos de auxílio à comutação são ensaiados. Os dois protótipos implementados de circuitos de auxílio à comutação são um CAC ZVT clássico e outro CAC iZVT. Os resultados experimentais dos processos de comutação para cada um dos circuitos de auxílio à comutação são apresentados.

Primeiramente, os resultados sobre os processos de comutação são apresentados de forma a provar a funcionalidade do CAC ZVT clássico aplicado a uma UPS de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão. A UPS de dupla conversão operando com CAC ZVT clássico teve seus conversores decompostos em dois tipos de conversores, *boost* e *buck*. As comutações das chaves principais e auxiliares foram apresentadas, sendo que as comutações das chaves principais são do tipo ZVT e das chaves auxiliares do tipo ZCS.

Os resultados experimentais da UPS operando com CAC iZVT são apresentados na seção 4.3, comprovando a análise teórica sobre o circuito de auxílio à comutação proposto, o qual apresenta comutações do tipo ZVT para todas as chaves principais e comutações do tipo ZCS e/ou ZVS para as chaves auxiliares. Dessa forma, é resolvido o problema de comutação das chaves auxiliares apresentado pela UPS operando com CAC ZVT clássico.

Por fim, são apresentados os resultados experimentais referentes ao rendimento dos dois CAC, ZVT clássico e iZVT proposto. Os dois circuitos de auxílio à comutação são projetados para operarem com a mínima energia reativa circulante nos circuitos auxiliares. Devido a essa característica de projeto, o CAC ZVT clássico não é capaz de operar em toda faixa de carga da UPS, enquanto que o CAC iZVT proposto opera em um grande faixa de carga. O rendimento da UPS com CAC ZVT clássico é de 94,1% para plena carga, enquanto que o rendimento da UPS operando com CAC iZVT proposto tem rendimento de 96,3% para a mesma faixa de carga. A UPS com circuito proposto apresenta ainda a vantagem da minimização da energia reativa circulante no circuito de auxílio à comutação.

Capítulo 5

CONCLUSÕES GERAIS

Uma revisão bibliográfica sobre circuitos de auxílio à comutação aplicados a fontes ininterruptas de energia, e sobre integração de circuitos de auxílio à comutação foi realizada. Através dessa revisão bibliográfica, constatou-se que o princípio de integração de circuitos de auxílio à comutação não pode ser aplicado diretamente a sistemas multiconversores contendo inversores modulados em três níveis de tensão.

Dentre as soluções discutidas em termos da utilização do conceito de integração de circuitos de auxílio à comutação aplicado a fontes ininterruptas de energia, operando com inversor PWM ponte completa modulado em três níveis de tensão, foi utilizada a de menor custo e maior simplicidade. Dessa maneira, foi proposto o uso de um CAC iZVT híbrido, constituído de dois CAC sendo um integrado abrangendo os conversores pré-regulador, carregador de baterias e uma das pernas do inversor, e outro aplicado à outra perna do inversor.

No capítulo 2, é apresentada uma UPS de dupla conversão operando com inversor PWM modulado em três níveis de tensão com CAC ZVT clássico. O princípio de operação dos CAC ZVT clássico foi apresentado e discutido, sendo que o conversor boost foi utilizado como exemplo para demonstrar a simplicidade do circuito auxiliar e de seu modo de operação. Foi verificado que o CAC ZVT clássico não resolve completamente os problemas de comutações do sistema, já que apesar da chave principal comutar em ZVT a chave auxiliar é bloqueada em corrente. Com isso, uma parcela das perdas é transferida para o circuito auxiliar penalizando o rendimento do sistema com um todo.

A UPS com CAC ZVT clássico é simulada de modo a comprovar a análise teórica. Os processos de comutação das chaves principais e auxiliares são apresentados. Por fim, é levantada a curva de rendimento da UPS operando com CAC ZVT clássico. Essas curvas de rendimento visam estabelecer parâmetros de comparação para a mesma UPS operando com CAC iZVT proposto.

No capítulo 3, é apresentado o CAC iZVT proposto por este trabalho para ser utilizado em uma UPS de dupla conversão operando com inversor PWM modulado em três níveis de tensão. A descrição do funcionamento do circuito de auxílio à comutação proposto foi apresentada, e a estratégia de chaveamento utilizada para sincronizar as comutações para todos os modos de operação foi detalhada. O circuito de comando responsável pela lógica utilizada para o acionamento das chaves principais e auxiliares da UPS tem sua referência na perna integrada do inversor, sinal PWM1 do inversor. A lógica descrita é utilizada na simulação e na implementação da UPS operando com CAC iZVT. Resultados de simulação para as comutações são apresentados de modo a verificar a possibilidade de execução do projeto. A partir da verificação dos resultados de simulação, o projeto foi implementado em uma UPS de dupla conversão na potência de 1 kW e frequência de comutação de 70 kHz.

No capítulo 4, são apresentados os resultados experimentais dos dois circuitos de auxílio à comutação tratados neste trabalho. A UPS de dupla conversão implementada em laboratório possui três conversores de potência, sendo eles: pré-regulador (alimenta o barramento CC e é também o conversor de *backup* para a falta de rede); carregador de baterias (responsável por manter a carga no banco de baterias); inversor de tensão (responsável por entregar energia à carga crítica). A UPS utilizada é tipicamente um sistema multiconversor, o que viabiliza o uso do conceito de integração de circuitos de auxílio à comutação. Para demonstrar a viabilidade do uso do circuito auxiliar proposto, ele é comparado a uma mesma UPS utilizando circuitos auxiliares clássicos.

Os resultados experimentais estão divididos em duas partes: comutações das chaves principais e auxiliares para os dois sistemas; a curva de rendimento, também para os dois sistemas. Os resultados do processo de comutação buscam resposta sobre como os dois sistemas se comportam nesses instantes. O rendimento visa mostrar o comportamento do sistema frente a uma curva de carga, de forma a medir o aproveitamento energético por parte do mesmo.

Primeiramente, os resultados das comutações das chaves principais e auxiliares da UPS operando com CAC ZVT clássico são apresentados. Constatou-se que as comutações das chaves principais ocorrem sob zero de tensão, da mesma forma que os resultados de simulação. Entretanto, as chaves auxiliares são bloqueadas com corrente, acarretando stress de tensão e geração de EMI. Para a UPS com CAC iZVT, todas as comutações das chaves principais são do tipo ZVT, com a vantagem de que todas as comutações das chaves auxiliares são do tipo ZCS e/ou ZVS. Os resultados de simulação estão de acordo com os resultados experimentais obtidos.

Os resultados experimentais referentes às curvas de rendimento dos dois sistemas são levantados e discutidos. Os dois circuitos de auxílio à comutação são ensaiados na mesma UPS de dupla conversão operando com inversor PWM modulado em três níveis de tensão, na potência de 1 kW e frequência de chaveamento de 70 kHz.

O rendimento a plena carga obtido para os protótipos foi de 94,1% para UPS com CAC ZVT clássico e de 96,3% para UPS com CAC iZVT proposto. Em plena carga o sistema proposto mostra-se com rendimento superior ao CAC clássico. Porém, ambos os projetos de CAC foram feitos em função da mínima energia reativa circulante nos circuitos auxiliares, explicando assim o elevado rendimento do CAC ZVT clássico a plena carga. Devido a essa característica de projeto a UPS com CAC ZVT clássico somente consegue manter a comutação do tipo ZVT em uma pequena faixa de carga, próxima à nominal. Para que o CAC ZVT clássico opere em uma faixa grande de carga, uma parcela maior de energia reativa é necessária. Com isso, a tese de que o conceito de integração de circuitos de auxílio à comutação, que por definição utiliza menos energia reativa, é enlevada já que a metodologia de projeto clássico para as mesmas condições não é capaz de operar na mesma variação da curva de carga.

PROPOSTA PARA TRABALHOS FUTUROS:

- Desenvolvimento de um sistema de controle e gerenciamento para a UPS de dupla conversão operando com inversor PWM ponte completa modulado em três níveis de tensão.
- Estudo de outras técnicas de circuitos de auxílio à comutação que possam minimizar o número de componentes adicionais.
- Estudo aprofundado sobre a energia reativa envolvida nos processos de comutação integrados.
- Comparação do circuito de auxílio à comutação proposto neste trabalho com circuitos passivos de auxílio à comutação.

ARTIGOS PUBLICADOS:

Os artigos publicados no decorrer deste trabalho são:

- ❖ Adriano Toniolo de Oliveira, Jumar Russi and José Renes Pinheiro, "***Integration of iZVT Auxiliary Commutation Circuits Applied to Uninterruptible Power Supply***" Publicado no 9º Congresso Brasileiro de Eletrônica de Potência, COBEP 2007, Realizado em Blumenau SC, Brasil.
- ❖ Paulo R. da Silva, Adriano T. Oliveira, José R. Pinheiro, "**Projeto de um Carregador de Baterias Aplicado a UPS com Circuito de Auxílio à comutação Integrado (iZVT)**" Publicado no XXII Congresso Regional de Iniciação Científica e Tecnológica em Engenharia e VII Feira de Protótipos, CRICTE 2007, Realizado em Passo Fundo RS, Brasil.
- ❖ Adriano Toniolo de Oliveira, Jumar Russi and José Renes Pinheiro, "***An iZVT Circuit Applied to Double Conversion Uninterruptible Power Supply***" Artigo aceito Para Publicação no *39th IEEE Power Electronics Specialists Conference*, PESC 2008, na ilha de Rhodes, Grécia.

ARTIGOS SUBMETIDOS PARA APRESENTAÇÃO EM CONGRESSOS:

- ❖ Adriano T. Oliveira, Jumar L. Russi, José R. Pinheiro, "**Análise Comparativa de Circuitos de Auxílio à Comutação Integrados Aplicados a uma Fonte Ininterrupta de Energia**" Submetido para Publicação no XVII Congresso Brasileiro de Automática, CBA 2008, a ser realizado em setembro de 2008 em Juiz de Fora, MG, Brasil.
- ❖ Adriano T. Oliveira, Jumar L. Russi, José R. Pinheiro, "**Análise Comparativa de Circuitos de Auxílio à Comutação Integrados Aplicados a uma Fonte Ininterrupta de Energia Operando com Inversor Modulado em Três Níveis**" Submetido para Publicação no VIII Conferencia Internacional de Aplicações Industriais, INDUSCON 2008, a ser realizado em agosto de 2008 em Poços de Caldas, MG, Brasil.

REFERÊNCIAS

- [1] J. P. Beuadet, J. N. Fiorina e O. Pinon, "*UPS Topologies and Standards*" <http://www.mgeups.com/techinfo/techpap/articles/0248-e.pdf>, Acesso em outubro de 2007.
- [2] W. Sölter, "*A New International UPS Classification by IEC 62040-3*", IEEE Telecommunications Energy Conference, 2002, pp. 541-544.
- [3] International Electrotechnical Commission, "*Method of specifying the performance and test requirements: IEC 62040-3*", 2001.
- [4] S. Karve, "*Three of a kind [UPS topologies, IEC standard]*", vol. 46: IEE Review, 2000, pp. 27-31.
- [5] K. M. Smith e K. M. Smedley, "*A Comparison of Voltage-Mode Soft-Switching Methods for PWM Converters*", vol. 12: IEEE Transactions on Power Electronics, 1996, pp. 376-386.
- [6] K. M. Smith e K. M. Smedley, "*Properties and Synthesis of Passive, Losses Soft-Switching PWM Converters*", vol. 14. Power Electronics, 1999, pp. 890-899.
- [7] M. Nakamura e M. Shimada, "*Performace Evaluations on Soft-Switching Boost Power Converter With a Single Auxiliary Ressonant Snubber*", vol. 2: IEEE Annual, 2001, pp. 1057-1062.
- [8] Dehong Xu e F. C. Lee, "*Two-Lower PFC Converter With Active Snubber*", Power Specialists Conference, 2001, pp. 947-947.
- [9] F. C. Lee, "*High-Frequency Quasi-Resonant Converter Topologies*", vol. 76: Proceedings of the IEEE, 1998, pp. 377-390.
- [10] G. Hua, C.S. Leu, e F.C. Lee, "*Novel Zero-Voltage-Transition PWM Converters*", IEEE Power Electronics Specialists Conference, 1992, pp. 55-60.
- [11] Guichao Hua e F. C. Lee, "*Novel Zero-Current-Transition PWM Converters*", vol. 9. IEEE Power Electronics, 1994, pp. 601-606.
- [12] Stein, M. C. Oliveira, e H. L. Hey, "*A True ZCZVT Commutation Cell for PWM Converter*", vol. 15. Piscataway: IEEE Transactions on Power Electronics, 2000, pp. 185-193.

- [13] L. Schuch, "Novo Princípio de Integração de Circuitos de Auxílio à Comutação: O Estudo do Caso ZVT", Santa Maria - RS: Tese de Doutorado - Programa de Pós-graduação em Engenharia Elétrica - PPGEE / UFSM, 2007.
- [14] Adriano Toniolo Oliveira, Jumar Russi, e José Renes Pinheiro, "*An iZVT Circuit Applied to Double Conversion Uninterruptible Power Supply*", na ilha de Rhodes, Grécia: Artigo aceito Para Publicação no 39th IEEE Power Electronics Specialists Conference, PESC 2008, 2008.
- [15] L. Schuch, Cassiano Rech, e José Renes Pinheiro, "Novo Princípio de Integração de Circuitos de Auxílio à Comutação: Estudo do Caso ZVT", Gramado: Congresso Brasileiro de Automática. Anais do CBA 2004, 2004.
- [16] L. Schuch, C. rech, e J.R. Pinheiro, "*New Integration Concept of Auxiliary Commutation Circuits: ZVT Case Study*", Aachen: IEEE Power Electronics Specialists Conference, 2004, pp. 4121-4127.
- [17] Adriano Toniolo Oliveira, Jumar Russi, e José Renes Pinheiro, "*Integration of iZVT Auxiliary Commutation Circuits Applied to Uninterruptible Power Supply*", Blumenau - SC: 9º Congresso Brasileiro de Eletrônica de Potência (COBEP 2007), 2007.
- [18] B. Essig e G. Braun, "*Selecting Batteries for Uninterruptible Power Supply Systems*", Applied Power Electronics Conference, 1991, pp. 642-645.
- [19] L. Schuch, C. Rech, H. L. Hey, H. Pinheiro, H. A. Gründling, e J. R. Pinheiro., "*Analysis and Design of a New High-Efficiency Bi-Directional ZVT PWM Converter for DC Bus and Battery Bank Interface*", IEEE Applied Power Electronics Conference, 2002, pp. 567-573.
- [20] L. Schuch, C. Rech, H. L. Hey, H. Pinheiro, H. A. Gründling, e J. R. Pinheiro, "*A Battery ZVT Bi-Directional Charger for Uninterruptible Power Supplies*", IEEE Power Electronics Specialists Conference, 2002, pp. 1841-1846.
- [21] L. Schuch, "Sistema CA-CC com um Conversor PWM Bidirecional para Interface entre o Barramento CC e o Banco de Baterias", Santa Maria/RS: Programa de Pós-graduação em Engenharia Elétrica - PPGEE / UFSM, 2001.
- [22] Telles Brunelli Lazzarin, "Estudo e Implementação de um Carregador de Baterias com uma Técnica de Avaliação de sua Vida Útil", Florianópolis - SC: Programa de Pós-graduação da Universidade Federal de Santa Catarina, 2006.
- [23] Cassiano Rech, "Análise e implementação de técnicas de controle digital aplicadas a fontes ininterruptas de energia", Santa Maria/RS: Programa de Pós-graduação em Engenharia Elétrica, PPGEE/UFSM, 2001.

- [24] L. Schuch, Cassiano Rech, Jumar Luís Russi, Hélio Leães Hey, e José Renes Pinheiro, "*Integrated Auxiliary Commutation Circuits: A Generalized Approach*", Recife: IEEE Power Electronics Specialists Conference, 2005.
- [25] L. Schuch, C. Rech, e J.R. Pinheiro, "*Input Stages of Double-Conversion UPS's Using Integration Concept of ZVT Auxiliary Commutation Circuit*", in *Austin*: IEEE Applied Power Electronics Conference, 2005.
- [26] L. Schuch, C. Rech, H. L. Hey, H. Pinheiro, H. A. Gründling, e J. R. Pinheiro, "*Two New Integrad ZVT Cells for Input Stages of Double-Conversion UPS's*", Anais do 7º Congresso Brasileiro de Eletrônica de Potência, 2003, pp. 938-944.
- [27] L. Schuch, Cassiano Rech, Hélio Leães Hey, e José Renes Pinheiro, "*Integrated ZVT Auxiliary Commutation Circuit for Input Stage of Double-Conversion UPS's*", vol. 1: IEEE Transactions on Power Electronics, 2004.
- [28] J. L. Russi, Mário Lúcio da Silva Martins, J. R. Pinheiro, Hélio Leães Hey, e L. Schuch, "*Synthesis Methodology for Multi-Pole ZVT Converters*", 37th IEEE Power Electronics Specialists Conference, 2006, pp. 2806-2812.
- [29] J. P. Noon, "*UC3855A/B High Performance Power Factor Preregulator*", Unitrode Corporation, 1999, pp. U-153.
- [30] J. L. Russi, M. L. S. Martins, H. A. Gründling, H. Pinheiro, J. R. Pinheiro, e H. L. Hey, "*A Unified Design Criterion for ZVT DC-DC PWM Converters With Constant Auxiliary Voltage Source*", vol. 52: IEEE Transactions On Industrial Electronics, 2005, pp. 1261-1270.
- [31] T. W. Kim, H. S. Kim, e H. W. Ahn, "*An Improved ZVT PWM Boost Converte*", IEEE Power Electronics Specialists Conference, 2000.
- [32] L. Schuch, Jumar Luís Russi, Mario Lucio Martins, José Renes Pinheiro, e Hélio Leães Hey, "*Multi-Pole ZVT Converters: A Novel Methodology Synthesis*", Recife: Congresso Brasileiro de Eletrônica de Potência, 2005.
- [33] K. M. Smith e K. M. Smedley, "*A Comparison of Voltage-Mode Soft-Switching Methods for PWM Converters*", vol. 12: IEEE Transactions on Power Electronics, 1997, pp. 376-386.
- [34] G. Bingen, "*Utilisation of the Transistors a Fort Courant et Tension Elevee*", Proceeding of the First European Conference on Power Electronics and Applications, 1985, pp. 1.15-11.20.

- [35] N.P. Filho, V.J. Farias, e L.C. Freitas, "*A Novel Family of DC-DC PWM Converters Using the Self-Resonance Principle*", IEEE Power Electronics Specialists Conference, 1994, pp. 1385-1391.
- [36] Cheron Yvon, "*La Commutation douce dans la conversion statique de l'énergie électrique*", Toulouse, França: Tese de Doutorado, L'Institut National Polytechnique de Toulouse, 1988.
- [37] J.L. Russi, M.L.S. Martins, H.A. Gründling, H. Pinheiro, J.R. Pinheiro, e H.L. HEY, "*A Design Criterion to ZVT DC-DC PWM Converters With Constant Auxiliary Voltage Source*", no ISIE, 2003.
- [38] Unicoba Eletrônica, "Manual Técnico das Baterias Unipower"
<http://www.unicoba.com.br>, Acesso em Fevereiro de 2008.

Apêndice A

PROJETO DOS CONVERSORES DE POTÊNCIA QUE FAZEM PARTE DE UMA FONTE ININTERRUPTA DE ENERGIA DE DUPLA CONVERSÃO

Este apêndice apresenta o projeto dos conversores que fazem parte de uma UPS de dupla conversão, que é composta por: Um conversor *boost*, responsável pela correção do fator de potência, manutenção do barramento CC e pela descarga do banco de baterias no modo *backup*; Um conversor *buck*, responsável por manter carregado o banco de baterias; E um inversor PWM ponte completa, responsável pela entrega da energia à carga crítica.

Os procedimentos de projeto são detalhados ao longo desse apêndice, consistindo do projeto dos magnéticos e das chaves semicondutoras utilizadas, chaves ativas e diodos.

A.1 Conversor Pré-regulador (*Boost*)

O conversor pré-regulador tem como função fazer a interface entre a etapa de retificação e o barramento CC, de forma a ter determinadas características tais como: Correção do fator de potência (PFC), Elevar a tensão da etapa retificadora para o nível do barramento CC, de forma que a tensão nominal da rede utilizada possa ser sintetizada pelo estágio inversor, Conversor descarregador do banco de baterias para o modo de falta de rede (*backup*).

O conversor *boost* é um conversor CC-CC básico não isolado que é capaz de produzir uma tensão média de saída de maior magnitude que a tensão de entrada sendo, portanto, um conversor elevador de tensão.

A Figura A.1 apresenta a estrutura básica de um conversor *boost*. A fonte de alimentação tem comportamento de fonte de corrente, uma vez que a indutância L é conectada em série com a fonte de tensão. A carga, por sua vez, possui comportamento de uma fonte de tensão. Supondo C suficientemente grande, pode-se considerar a carga como sendo uma F.e.m. de valor constante.




Figura A.1. Conversor CC-CC elevador de tensão (*Boost*);

Na topologia da UPS proposta, o conversor *boost* é projetado de forma a trabalhar como fonte universal de 90 a 265 V, e sendo também responsável de elevar a tensão contínua do banco de baterias, definida anteriormente em 96 V, para a tensão do barramento CC, definida em 360 V. O barramento CC será utilizado como entrada (alimentação) do inversor monofásico.

A Tabela A.1 apresenta as especificações do conversor pré-regulador, *boost*.

Tabela A.1. Especificações de Projto do Conversor *Boost*

Potência de Saída	1135 W
Tensão de Saída (Barramento)	360 V
Tensão de Entrada	90 a 265 V
Ondulação da Tensão de Saída	$R1 = 2\%$
Ondulação da Corrente de Entrada	$R2 = 20\%$
Frequência de Chaveamento	70 kHz

A corrente de saída do conversor é em função da potência do conversor e de sua tensão de saída é dada na equação A.1.

$$I_{out} = \frac{P_{out}}{V_{out}} = \frac{1135}{360} = 3,153 \text{ A} \quad (\text{A.1})$$

A corrente de entrada do conversor é dada na equação A.2.

$$I_{in\ med} = \frac{P_{out}}{V_{in}} = \frac{1135}{90} = 12,611\ A \quad (A.2)$$

A ondulação da tensão de saída do conversor é dada por:

$$\Delta V_{out} = \frac{R_1}{100} \times V_{out} = \frac{2}{100} \times 360 = 7,2\ V \quad (A.3)$$

A ondulação da corrente de entrada do conversor é dada por:

$$\Delta I_{in} = \frac{R_2}{100} \times I_{in\ med} = \frac{20}{100} \times 12,611 = 2,522\ A \quad (A.4)$$

A razão cíclica para o conversor *boost* para a mínima tensão de entrada é dada na equação A.5.

$$D = \frac{V_{out} - V_{in}}{V_{out}} = \frac{360 - 90}{360} = 0,75 \quad (A.5)$$

A resistência da carga necessária para que se tenha uma potência de 1135 W na saída, a qual será utilizada na simulação do conversor, é dada na equação A.6.

$$R_{out} = \frac{V_{out}^2}{P_{out}} = \frac{360^2}{1135} = 114,2\ \Omega \quad (A.6)$$

A.1.1. Cálculo do Indutor *Boost*:

O conversor *boost* é projetado para o modo de operação de condução contínua, e a ondulação da corrente no indutor de entrada é dada na equação A.7.

$$\Delta I = \frac{V_{in} \times \Delta t}{L} \quad (A.7)$$

onde Δt corresponde ao tempo de condução da chave e pode ser escrito como:

$$\Delta t = D \times T = \frac{D}{f_s} \quad (A.8)$$

Evidenciando L na equação (A.7) tem-se:

$$L = \frac{V_{in} \times \Delta t}{\Delta I} \quad (A.9)$$

Substituindo a equação (A.8) em (A.9) obtém-se:

$$L = \frac{V_{in}}{\Delta I} \times \frac{D}{f_s} \quad (A.10)$$

Por fim, substituindo as equações (A.2), (A.4) e (A.5) na equação (A.10) encontra-se a equação para o cálculo do indutor, a qual é dada por:

$$L = \frac{V_{in}^2 \times (V_{out} - V_{in}) \times 100}{R_2 \times V_{out} \times P_{out} \times f_s} = \frac{90^2 \times (360 - 90) \times 100}{20 \times 360 \times 1135 \times 70^3} = 382,3 \mu H \quad (A.11)$$

A.1.2. Cálculo do Capacitor:

Durante a condução da chave semicondutora o capacitor fornece energia à carga. Isso faz com que sua carga interna decresça reduzindo dessa forma a tensão em seus terminais. Quando a chave semicondutora é aberta, a fonte de alimentação envia energia para a carga, recarregando o capacitor e elevando novamente sua tensão. Essa operação, considerando o sistema em regime permanente, produz uma ondulação nos bornes do capacitor de valor constante e igual a ΔV_C .

Durante o intervalo de tempo de condução da chave semicondutora, o capacitor alimenta a carga com corrente constante igual à I_{out} . Desse modo, a ondulação de tensão será dada por:

$$i_C = C \times \frac{dv_C}{dt} \implies I_{out} = V \times \frac{\Delta V_C}{\Delta t} \quad (A.12)$$

A ondulação da tensão sobre o capacitor é igual à ondulação da tensão de saída. Assim, substituindo-se ΔV_C por ΔV_{out} na equação (A.12) e evidenciando ΔV_{out} , tem-se a seguinte equação:

$$\Delta V_{out} = \frac{I_{out} \times \Delta t}{C} \quad (A.13)$$

Substituindo as equações (A.5) e (A.8) na equação (A.13) e evidenciando C , obtém-se a equação para o cálculo do capacitor, a qual é dada por:

$$C = \frac{I_{out}}{f_s \times \Delta V_{out}} \times \frac{(V_{out} - V_{in})}{V_{out}} = \frac{3,153}{70^3 \times 7,2} \times \frac{(360 - 90)}{360} = 4,69 \mu F \quad (A.14)$$

A.1.3. Dispositivos Semicondutores

O projeto dos dispositivos semicondutores consiste da escolha da chave e do diodo que fazem parte do conversor de potência.

A.1.3.1. Chave Semicondutora

O projeto dos semicondutores é feito levando-se em conta tensão máxima que é aplicada sobre os seus terminais quando eles estão abertos e a corrente máxima que circula pela mesma quando ela está em condução.

Dessa maneira tem-se que:

$$V_{DSS} > V_{out} \quad (\text{A.15})$$

$$I_{Dmáx} > \frac{I_{out}}{1-D} + \frac{\Delta I}{2} \quad (\text{A.16})$$

Portanto, para a chave semicondutora do conversor *boost*:

$$V_{DSS} > 360 \text{ V} \quad (\text{A.17})$$

$$I_{Dmáx} > \frac{3,153}{1-0,75} + \frac{2,522}{2} = 13,87 \text{ A} \quad (\text{A.18})$$

Primeiramente, o tipo de semicondutor foi definido pelo tipo de comutação ao qual o mesmo será submetido, e como as comutações para todas as chaves principais é do tipo ZVT e a chave é do tipo MOSFET. Para atender essas especificações de corrente e tensão e devido a disponibilidade de chaves no laboratório, foi escolhido o IRFP460A, o qual possui as características mostradas na Tabela A.2.

Tabela A.2. Características IRFP460A

Parâmetro	Valor
Tensão Máxima V_{DSS}	500 V
I_D	20 A
$R_{DS(ON)}$	0,27 Ω
V_{OUT}	200 V

A.1.3.2. Diodo *Boost*

O projeto do diodo semicondutor é feito levando-se em conta a tensão máxima aplicada sobre os seus terminais (anodo e catodo) quando eles estão abertos e a corrente média que circula pelo diodo quando ele está em condução. Deve-se também saber a frequência de funcionamento do diodo para determinar se o mesmo deverá ser do tipo uso geral, rápido, ultra-rápido ou *schottky*.

Dessa maneira tem-se que:

$$V_{RRM} > V_{out} \quad (A.19)$$

$$I_{F(av)} > I_{out} \quad (A.20)$$

Logo do diodo deve ter:

$$V_{RRM} > 360 \text{ V} \quad (A.21)$$

$$I_{F(av)} > 3,153 \text{ A} \quad (A.22)$$

A frequência de operação do diodo é igual à frequência de chaveamento da chave ativa (70 kHz). Portanto, o diodo utilizado deve ser do tipo ultra-rápido. Para atender essas especificações e devido à disponibilidade de diodos no laboratório, foi escolhido o diodo 15ETH06, o qual possui as características mostradas na Tabela A.3.

Tabela A.3. Características RHRP870

Parâmetro	Valor
Tensão Máxima V_{DSS}	700 V
I_D	8 A

A.1.3.3. Capacitor de Saída

Os fatores envolvidos na seleção do capacitor de saída são a frequência de chaveamento do *ripple* de corrente, o segundo harmônico do *ripple* de corrente, a tensão CC de saída, o *ripple* da tensão de saída e o *hold-up time*. O *hold-up time* da saída geralmente domina qualquer outra consideração na seleção do capacitor de saída. *Hold-up* é o instante de tempo que a tensão de saída permanece entre uma faixa de tensão após a fonte de alimentação ser desligada. Os tempos típicos para esta finalidade vão de 15 até 50 milissegundos.

O *hold-up time* é função da quantidade de energia armazenada no capacitor de saída, da potência da carga, da tensão de saída e da mínima tensão na qual a carga irá operar. Isso pode ser expresso em uma equação para definir o valor da capacitância em termos do *hold-up time*, a qual está mostrada a seguir:

$$C_{out} = \frac{2 \times P_{out} \times \Delta t}{V_{out}^2 \times V_{out(min)}^2} = \frac{2 \times 1135 \times 16,67^{-6} \times 70^3}{360^2 - 311^2} = 5180 \text{ } \mu F \quad (A.23)$$

onde Δt é o *hold-up time*.

Para definir a tensão do capacitor, deve-se conhecer a máxima tensão a qual ele poderá ser submetido. Como o mesmo está na saída do conversor *boost*, a tensão do capacitor deve ser:

$$V_C > V_{out} \therefore V_C > 360 \text{ V} \quad (\text{A.24})$$

Para atender essas especificações e devido à disponibilidade de capacitores no laboratório, foi escolhido utilizar 2 capacitores de 470/450 μF V conectados em paralelo, de modo a se ter uma capacitância de 940 μF .

A.1.3.4. Projeto Físico do Indutor *Boost*

- **Determinação do Núcleo**

O produto das áreas do núcleo pode ser obtido através da equação:

$$A_e \times A_w = \frac{L \times i_{L \text{ pico}} \times I_{L \text{ eficaz}} \times 10^4}{K_w \times B_{\text{máx}} \times J_{\text{máx}}} \quad (\text{A.25})$$

Onde:

A_e = área efetiva da perna central do núcleo (cm^2);

A_w = área da janela do carretel (onde é situado o núcleo) (cm^2);

L = indutância (H);

$i_{L \text{ pico}}$ = corrente de pico no indutor (A);

$I_{L \text{ eficaz}}$ = corrente eficaz no indutor (A);

K_w = fator de utilização da área do enrolamento;

$B_{\text{máx}}$ = máxima densidade de fluxo magnético (T);

$J_{\text{máx}}$ = máxima densidade de corrente no condutor do indutor (A/cm^2).

Assim,

$$A_e \times A_w = \frac{1,501 \times 10^{-3} \times 5,28 \times 4,8 \times 10^4}{0,6 \times 0,3 \times 450} = 4,70 \text{ cm}^4 \quad (\text{A.26})$$

Com o valor obtido em (A.26) e de acordo com a Tabela A.4, deve-se escolher o núcleo EE-55/21, porém utilizando este núcleo o projeto não é executável. Desta maneira, optou-se por utilizar o núcleo EE-65/26, que é o próximo maior, disponível no laboratório.

Tabela A.4. Núcleos de Ferrite Tipo EE

Núcleo	$A_e \times A_w$ (cm^4)	A_e (cm^2)	A_w (cm^2)	l_e (cm)	l_t (cm)	V_n (cm^3)
EE-30/07	0,48	0,600	0,80	6,70	5,60	4,00
EE-30/14	1,02	1,200	0,85	6,70	6,70	8,00

EE-42/15	2,84	1,810	1,57	9,70	8,70	17,60
EE-42/20	3,77	2,400	1,57	9,70	10,50	23,30
EE-55/21	8,85	3,540	2,50	12,00	11,60	42,50
EE-65/13	9,84	2,660	3,70	14,70	14,80	39,10
EE-65/26	19,68	5,320	3,70	14,70	14,80	78,20
EE-65/39	29,53	7,980	3,70	14,70	14,80	117,30

onde:

l_e = comprimento magnético;

l_i = comprimento médio de uma espira;

V_i = volume de ferrite.

• **Determinação do Número de Espiras**

A área total dos condutores é obtida na equação A.27.

$$S_T = \frac{I_{L\text{ eficaz}}}{J_{\text{máx}}} \quad (\text{A.27})$$

Assim,

$$S_T = \frac{4,8}{450} = 0,0106 \text{ cm}^2 \quad (\text{A.28})$$

Para evitar o efeito pelicular (efeito *skin*) e minimizar o efeito de proximidade, provocada pela circulação de corrente alternada de alta frequência no enrolamento do indutor, devem-se associar fios em paralelo, formando o fio Litz. Nesse caso, o raio de cada fio deve ser menor do que a profundidade de penetração Δ . Recomenda-se também, para minimizar o efeito de proximidade, o emprego de uma única camada de fios para cada enrolamento. Assim, o diâmetro máximo do condutor é obtido na equação A.29.

$$\phi_{\text{máx}} = 2 \times \Delta = 2 \times \sqrt{\frac{\rho}{\pi \times \mu_0 \times \mu_r \times f_s}} \quad (\text{A.29})$$

onde:

$\phi_{\text{máx}}$ = diâmetro máximo do condutor (cm);

Δ = profundidade de penetração da corrente no condutor (cm);

μ_0 = permeabilidade do ar ($\mu_0 = 4\pi \times 10^{-7} \text{ H / m}$);

μ_r = permeabilidade relativa do condutor ($\mu_{r\text{ cobre}} = 1$);

ρ = resistividade do condutor ($\rho_{\text{ cobre}} = 1,72 \times 10^{-4} \Omega \text{ cm}^2 / \text{ m}$);

f_s = frequência de chaveamento (Hz).

Assim,

$$\phi_{m\acute{a}x} = 2 \times \Delta = 2 \times \sqrt{\frac{1,72 \times 10^{-4}}{\pi \times 4\pi \times 10^{-7} \times 1 \times 30 \times 10^3}} = 0,0762 \text{ cm} \quad (\text{A.30})$$

Como o fio litz disponível no laboratório é formado por 63 condutores de bitola 37 AWG e, de acordo com a Tabela A.5, o diâmetro do condutor 37 AWG é inferior ao diâmetro máximo encontrado em (A.30), optou-se por utilizar este fio Litz.

Tabela A.5. Fios Esmaltados

<i>AWG</i>	<i>Diâmetro do cobre (cm)</i>	<i>Área do cobre (cm²)</i>	<i>Diâmetro isolamento (cm)</i>	<i>Área do isolamento (cm²)</i>	<i>OHMS/cm (20°C)</i>	<i>OHMS/cm (100°C)</i>	<i>Corrente para J = 450A/cm² (A)</i>
20	0,081	0,005176	0,089	0,006244	0,000333	0,000445	2,329
21	0,072	0,004105	0,080	0,005004	0,000420	0,000561	1,847
22	0,064	0,003255	0,071	0,004013	0,000530	0,000708	1,465
23	0,057	0,002582	0,064	0,003221	0,000668	0,000892	1,162
24	0,051	0,002047	0,057	0,002586	0,000842	0,001125	0,921
25	0,045	0,001624	0,051	0,002078	0,001062	0,001419	0,731
26	0,040	0,001287	0,046	0,001671	0,001339	0,001789	0,579
27	0,036	0,001021	0,041	0,001344	0,001689	0,002256	0,459
28	0,032	0,000810	0,037	0,001083	0,002129	0,002845	0,364
29	0,029	0,000642	0,033	0,000872	0,002685	0,003587	0,289
30	0,025	0,000509	0,030	0,000704	0,003386	0,004523	0,229
31	0,023	0,000404	0,027	0,000568	0,004269	0,005704	0,182
32	0,020	0,000320	0,024	0,000459	0,005384	0,007192	0,144
33	0,018	0,000254	0,022	0,000371	0,006789	0,009070	0,114
34	0,016	0,000201	0,020	0,000300	0,008560	0,011437	0,091
35	0,014	0,000160	0,018	0,000243	0,010795	0,014422	0,072
36	0,013	0,000127	0,016	0,000197	0,013612	0,018186	0,057
37	0,011	0,000100	0,014	0,000160	0,017165	0,022932	0,045
38	0,010	0,000080	0,013	0,000130	0,021644	0,028917	0,036
39	0,009	0,000063	0,012	0,000106	0,027293	0,036464	0,028
40	0,008	0,000050	0,010	0,000086	0,034417	0,045981	0,023
41	0,007	0,000040	0,009	0,000070	0,043399	0,057982	0,018

O número total de condutores que devem ser associados em paralelo é obtido na equação A.31.

$$n_f = \frac{S_T}{S_f} \quad (\text{A.31})$$

onde:

n_f = número de condutores em paralelo;

S_T = área total dos condutores (cm²);

S_f = área da seção transversal do cobre obtida na Tabela A.5(cm²).

Assim,

$$n_f = \frac{0,0106}{63 \times 0,0001} = 1,68 \cong 2 \text{ condutores} \quad (\text{A.32})$$

A porcentagem da área da janela do carretel ocupada pelos condutores é dada na equação A.33.

$$S_{\%} = \frac{n_f \times N \times S_{fi} \times 100}{A_w} \quad (\text{A.33})$$

onde:

$S_{\%}$ = percentual da área da janela ocupada;

S_{fi} = área do condutor (fio Litz) com isolamento (cm²).

Assim:

$$S_{\%} = \frac{2 \times 50 \times 0,011 \times 100}{3,7} = 29,73 \% \quad (\text{A.34})$$

- **Determinação do Entreferro**

O comprimento do entreferro é dado na equação A.35.

$$l_g = \frac{N^2 \times \mu_0 \times \mu_r \times A_e \times 10^{-2}}{L} \quad (\text{A.35})$$

onde:

l_g = entreferro do núcleo (cm).

Assim,

$$l_g = \frac{50^2 \times 4\pi \times 10^{-7} \times 1 \times 5,32 \times 10^{-2}}{1,501 \times 10^{-3}} = 1,11 \text{ mm} \quad (\text{A.36})$$

Sendo o núcleo escolhido do tipo EE, pode-se dividir o entreferro em duas partes iguais. Com isto, a perna central (que tem seção transversal igual ao dobro das pernas laterais) fica com a metade do valor do entreferro, e as pernas laterais com a outra metade.

- **Possibilidade de Execução**

A última etapa no projeto físico de um indutor é verificar a possibilidade de execução, ou seja, verificar se é possível colocar os enrolamentos na janela do núcleo (A_w).

Para acondicionar o enrolamento calculado anteriormente é necessária uma janela mínima dada por:

$$A_{w\min} = \frac{N \times n_f \times S_{fi}}{K_w} \quad (\text{A.37})$$

Assim,

$$A_{w\min} = \frac{50 \times 2 \times 0,011}{0,6} = 1,83 \quad (\text{A.38})$$

A possibilidade de execução é definida como:

$$Exec = \frac{A_{w\min}}{A_{wnúcleo}} < 1 \quad (\text{A.39})$$

Uma vez que:

$$\frac{A_{w\min}}{A_{wnúcleo}} = \frac{1,83}{3,7} = 0,4946 < 1 \quad (\text{A.40})$$

Logo o projeto é executável.

A.2 Carregador de Baterias (Conversor *Buck*)

O conversor carregador de baterias tem como função fazer a interface entre o barramento CC e o banco de baterias. Esse conversor possui dois modos de operação, que são: Modo corrente, etapa em que o banco de baterias encontra-se descarregado ou com carga inferior a nominal; Modo tensão, quando o banco de baterias apresenta carga completa esse modo de operação garante a manutenção da carga.

O conversor *buck* fica desabilitado para o modo de falta de rede (*backup*). O projeto do carregador de baterias é feito conforme [21].

O conversor *buck* é um conversor CC-CC básico não isolado que é capaz de produzir uma tensão média de saída de menor magnitude que a tensão de entrada sendo, portanto, um conversor abaixador de tensão.

A Figura A.2 apresenta a estrutura básica de um conversor *buck*. A fonte de entrada tem comportamento de fonte de tensão, uma vez que o barramento CC possui o comportamento de uma fonte de tensão constante. A carga, por sua vez, possui o comportamento de uma fonte de corrente. Supondo O indutor L_{buck} suficientemente grande, pode-se considerar a carga como sendo uma fonte de corrente de valor constante.




Figura A.2. Conversor CC-CC elevador de tensão (*buck*);

A Tabela A.6 apresenta as especificações do conversor carregador de baterias, *buck*.

Tabela A.6. Especificações de Projto do Conversor *Buck*

Potência de Saída	135 W
Tensão de Entrada (Barramento)	360 V
Tensão de Saída	96 V
Ondulação da Corrente de Saída	R1 = 10%
Corrente de Carga do Banco de Baterias	1,4 A
Frequência de Chaveamento	70 kHz

A corrente de saída do conversor é em função da potência do conversor e de sua tensão de saída é dada na equação A.41.

$$I_{out} = \frac{P_{out}}{V_{out}} = \frac{1135}{360} = 3,153 \text{ A} \quad (\text{A.41})$$

A corrente de entrada do conversor é dada na equação A.42.

$$I_{in \text{ med}} = \frac{P_{out}}{V_{in}} = \frac{1135}{90} = 12,611 \text{ A} \quad (\text{A.42})$$

A ondulação da tensão de saída do conversor é dada por:

$$\Delta V_{out} = \frac{R_1}{100} \times V_{out} = \frac{2}{100} \times 360 = 7,2 \text{ V} \quad (\text{A.43})$$

A ondulação da corrente de entrada do conversor é dada por:

$$\Delta I_{in} = \frac{R_2}{100} \times I_{in \text{ med}} = \frac{20}{100} \times 12,611 = 2,522 \text{ A} \quad (\text{A.44})$$

A razão cíclica para o conversor *buck* para a mínima tensão de entrada é dada na equação A.45.

$$D = \frac{V_{out} - V_{in}}{V_{out}} = \frac{360 - 90}{360} = 0,75 \quad (\text{A.45})$$

A resistência da carga necessária para que se tenha uma potência de 135 W na saída, a qual será utilizada na simulação do conversor, é dada na equação A.46.

$$R_{out} = \frac{V_{out}^2}{P_{out}} = \frac{360^2}{1135} = 114,2 \text{ } \Omega \quad (\text{A.46})$$

A.2.1. Dispositivos Semicondutores

O projeto dos dispositivos semicondutores consiste da escolha da chave e do diodo que fazem parte do conversor *buck*.

A.2.1.1. Chave Semicondutora

O projeto dos semicondutores é feito levando-se em conta tensão máxima que é aplicada sobre os seus terminais quando eles estão abertos e a corrente máxima que circula pela mesma quando ela está em condução.

Dessa maneira tem-se que:

$$V_{DSS} > V_{out} \quad (\text{A.47})$$

$$I_{Dmáx} > \frac{I_{out}}{1-D} + \frac{\Delta I}{2} \quad (\text{A.48})$$

Portanto, para a chave semicondutora do conversor *buck*:

$$V_{DSS} > 360 \text{ V} \quad (\text{A.49})$$

$$I_{Dmáx} > \frac{3,153}{1-0,75} + \frac{2,522}{2} = 13,87 \text{ A} \quad (\text{A.50})$$

Primeiramente, o tipo de semiconductor foi definido pelo tipo de comutação ao qual o mesmo será submetido, e como as comutações para todas as chaves principais é do tipo ZVT e a chave é do tipo MOSFET. Para atender essas especificações de corrente e tensão e devido à disponibilidade de chaves no laboratório, foi escolhido o IRFP460A, o qual possui as características mostradas na Tabela A.7.

Tabela A.7. Características IRFP460A

Parâmetro	Valor
Tensão Máxima V_{DSS}	500 V
I_D	20 A
$R_{DS(ON)}$	0,27 Ω

A.2.1.2. Diodo *Buck*

O projeto do diodo semiconductor é feito levando-se em conta a tensão máxima aplicada sobre os seus terminais (anodo e catodo) quando eles estão abertos e a corrente média que circula pelo diodo quando ele está em condução. Deve-se também saber a frequência de funcionamento do diodo para determinar se o mesmo deverá ser do tipo uso geral, rápido, ultra-rápido ou *schottky*.

Dessa maneira tem-se que:

$$V_{RRM} > V_{out} \quad (A.51)$$

$$I_{F(av)} > I_{out} \quad (A.52)$$

Logo do diodo deve ter:

$$V_{RRM} > 360 \text{ V} \quad (A.53)$$

$$I_{F(av)} > 3,153 \text{ A} \quad (A.54)$$

A frequência de operação do diodo é igual à frequência de chaveamento da chave ativa (70 kHz). Portanto, o diodo utilizado deve ser do tipo ultra-rápido. Para atender essas especificações e devido à disponibilidade de diodos no laboratório, foi escolhido o diodo 15ETH06, o qual possui as características mostradas na Tabela A.8.

Tabela A.8. Características RHP870

Parâmetro	Valor
Tensão Máxima V_{DSS}	500 V
I_D	20 A

A.2.2. Cálculo do Indutor *Buck*:

O sucesso na construção e no adequado funcionamento de um conversor está intimamente ligado com o projeto adequado do indutor, que é um dos elementos mais significativos em relação ao volume da topologia completa.

A determinação do núcleo vai ser feita pelo método do produto das áreas, referido em [21]. O conversor *buck* é projetado de acordo com a equação A.55:

$$L_B = \frac{V_{bat}^2 \cdot (V_o - V_{bat}) \cdot 10^2}{R_2 \cdot V_o \cdot P_o \cdot f_s} \quad (A.55)$$

$$L_{Buck} = 5,125 \text{ mH} \quad (A.56)$$

A.2.3. Projeto Físico do Indutor *Buck*

- **Determinação do Núcleo**

O produto das áreas do núcleo pode ser obtido através da equação:

$$A_e \times A_w = \frac{L \times i_{L \text{ pico}} \times I_{L \text{ eficaz}} \times 10^4}{K_w \times B_{m\acute{a}x} \times J_{m\acute{a}x}} \quad (A.57)$$

Onde:

A_e = área efetiva da perna central do núcleo (cm²);

A_w = área da janela do carretel (onde é situado o núcleo) (cm²);

L = indutância (H);

$i_{L \text{ pico}}$ = corrente de pico no indutor (A);

$I_{L \text{ eficaz}}$ = corrente eficaz no indutor (A);

K_w = fator de utilização da área do enrolamento;

$B_{m\acute{a}x}$ = máxima densidade de fluxo magnético (T);

$J_{m\acute{a}x}$ = máxima densidade de corrente no condutor do indutor (A/cm²).

Assim,

$$A_e \times A_w = \frac{L \times I_{Lpico} \times I_{Leficaz} \times 10^4}{K_w \times B_{max} \times J_{max}} = 21,33 \text{ cm}^4 \quad (\text{A.58})$$

Com o valor obtido em (A.58) e de acordo com a Tabela A.9, deve-se escolher o núcleo EE-65/39.

Tabela A.9. Núcleos de Ferrite Tipo EE

Núcleo	$A_e \times A_w$ (cm ⁴)	A_e (cm ²)	A_w (cm ²)	l_e (cm)	l_t (cm)	V_n (cm ³)
EE-30/07	0,48	0,600	0,80	6,70	5,60	4,00
EE-30/14	1,02	1,200	0,85	6,70	6,70	8,00
EE-42/15	2,84	1,810	1,57	9,70	8,70	17,60
EE-42/20	3,77	2,400	1,57	9,70	10,50	23,30
EE-55/21	8,85	3,540	2,50	12,00	11,60	42,50
EE-65/13	9,84	2,660	3,70	14,70	14,80	39,10
EE-65/26	19,68	5,320	3,70	14,70	14,80	78,20
EE-65/39	29,53	7,980	3,70	14,70	14,80	117,30

onde:

l_e = comprimento magnético;

l_t = comprimento médio de uma espira;

V_t = volume de ferrite.

- **Determinação do Número de Espiras**

A área total dos condutores é obtida pela equação A.59.

$$S_T = \frac{I_{Leficaz}}{J_{máx}} \quad (\text{A.59})$$

Assim,

$$S_T = 0,00466 \text{ cm}^2 \quad (\text{A.60})$$

Para evitar o efeito pelicular (efeito *skin*) e minimizar o efeito de proximidade, provocada pela circulação de corrente alternada de alta frequência no enrolamento do indutor, devem-se associar fios em paralelo, formando o fio Litz. Nesse caso, o raio de cada fio deve ser menor do que a profundidade de penetração Δ . Recomenda-se também, para minimizar o

efeito de proximidade, o emprego de uma única camada de fios para cada enrolamento. Assim, o diâmetro máximo do condutor é obtido pela equação A.61.

$$\phi_{m\acute{a}x} = 2 \times \Delta = 2 \times \sqrt{\frac{\rho}{\pi \times \mu_0 \times \mu_r \times f_s}} \quad (\text{A.61})$$

onde:

$\phi_{m\acute{a}x}$ = diâmetro máximo do condutor (cm);

Δ = profundidade de penetração da corrente no condutor (cm);

μ_0 = permeabilidade do ar ($\mu_0 = 4\pi \times 10^{-7} \text{ H / m}$);

μ_r = permeabilidade relativa do condutor ($\mu_{r \text{ cobre}} = 1$);

ρ = resistividade do condutor ($\rho_{\text{cobre}} = 1,72 \times 10^{-4} \Omega \text{ cm}^2 / \text{ m}$);

f_s = frequência de chaveamento (Hz).

Assim,

$$\phi_{\text{max}} = 0,04175 \text{ cm} \quad (\text{A.62})$$

Como o fio litz disponível no laboratório é formado por 63 condutores de bitola 37 AWG e, de acordo com a Tabela A.10, o diâmetro do condutor 37 AWG é inferior ao diâmetro máximo encontrado em A.62, optou-se por utilizar este fio Litz.

Tabela A.10. Fios Esmaltados

<i>AWG</i>	<i>Diâmetro do cobre (cm)</i>	<i>Área do cobre (cm²)</i>	<i>Diâmetro isolamento (cm)</i>	<i>Área do isolamento (cm²)</i>	<i>OHMS/cm (20°C)</i>	<i>OHMS/cm (100°C)</i>	<i>Corrente para J = 450A/cm² (A)</i>
10	0,259	0,052620	0,273	0,058572	0,000033	0,000044	23,679
11	0,231	0,041729	0,244	0,046738	0,000041	0,000055	18,778
12	0,205	0,033092	0,218	0,037309	0,000052	0,000070	14,892
13	0,183	0,026243	0,195	0,029793	0,000066	0,000080	11,809
14	0,163	0,020811	0,174	0,023800	0,000083	0,000111	9,365
15	0,145	0,016504	0,156	0,019021	0,000104	0,000140	7,427
16	0,129	0,013088	0,139	0,015207	0,000132	0,000176	5,890
17	0,115	0,010379	0,124	0,012164	0,000166	0,000222	4,671
18	0,102	0,008231	0,111	0,009735	0,000209	0,000280	3,704
19	0,091	0,006527	0,100	0,007794	0,000264	0,000353	2,937
20	0,081	0,005176	0,089	0,006244	0,000333	0,000445	2,329

21	0,072	0,004105	0,080	0,005004	0,000420	0,000561	1,847
22	0,064	0,003255	0,071	0,004013	0,000530	0,000708	1,465
23	0,057	0,002582	0,064	0,003221	0,000668	0,000892	1,162
24	0,051	0,002047	0,057	0,002586	0,000842	0,001125	0,921
25	0,045	0,001624	0,051	0,002078	0,001062	0,001419	0,731
26	0,040	0,001287	0,046	0,001671	0,001339	0,001789	0,579
27	0,036	0,001021	0,041	0,001344	0,001689	0,002256	0,459
28	0,032	0,000810	0,037	0,001083	0,002129	0,002845	0,364
29	0,029	0,000642	0,033	0,000872	0,002685	0,003587	0,289
30	0,025	0,000509	0,030	0,000704	0,003386	0,004523	0,229
31	0,023	0,000404	0,027	0,000568	0,004269	0,005704	0,182
32	0,020	0,000320	0,024	0,000459	0,005384	0,007192	0,144
33	0,018	0,000254	0,022	0,000371	0,006789	0,009070	0,114
34	0,016	0,000201	0,020	0,000300	0,008560	0,011437	0,091
35	0,014	0,000160	0,018	0,000243	0,010795	0,014422	0,072
36	0,013	0,000127	0,016	0,000197	0,013612	0,018186	0,057
37	0,011	0,000100	0,014	0,000160	0,017165	0,022932	0,045
38	0,010	0,000080	0,013	0,000130	0,021644	0,028917	0,036
39	0,009	0,000063	0,012	0,000106	0,027293	0,036464	0,028
40	0,008	0,000050	0,010	0,000086	0,034417	0,045981	0,023
41	0,007	0,000040	0,009	0,000070	0,043399	0,057982	0,018

O número total de condutores que devem ser associados em paralelo é obtido pela equação A.63.

$$n_f = \frac{S_T}{S_f} \quad (\text{A.63})$$

onde:

n_f = número de condutores em paralelo;

S_T = área total dos condutores (cm²);

S_f = área da seção transversal do cobre obtida na Tabela A.10 (cm²).

Assim,

$$n_f = \frac{0,00466}{63 \times 0,0001} = 0,73 \cong 1 \text{ condutores} \quad (\text{A.64})$$

A porcentagem da área da janela do carretel ocupada pelos condutores é dada pela equação A.65.

$$S_{\%} = \frac{n_f \times N \times S_{fi} \times 100}{A_w} \quad (\text{A.65})$$

onde:

$S_{\%}$ = percentual da área da janela ocupada;

S_{fi} = área do condutor (fio Litz) com isolamento (cm²).

Assim:

$$S_{\%} = \frac{1 \times 50 \times 0,011 \times 100}{3,7} = 42,87\% \quad (\text{A.66})$$

- **Determinação do Entreferro**

O comprimento do entreferro é dado pela equação A.67.

$$l_g = \frac{N^2 \times \mu_0 \times \mu_r \times A_e \times 10^{-2}}{L} \quad (\text{A.67})$$

onde:

l_g = entreferro do núcleo (cm).

Assim,

$$l_g = \frac{50^2 \times 4\pi \times 10^{-7} \times 1 \times 5,32 \times 10^{-2}}{1,501 \times 10^{-3}} = 1,11 \text{ mm} \quad (\text{A.68})$$

Sendo o núcleo escolhido do tipo EE, pode-se dividir o entreferro em duas partes iguais. Com isto, a perna central (que tem seção transversal igual ao dobro das pernas laterais) fica com a metade do valor do entreferro, e as pernas laterais com a outra metade.

- **Possibilidade de Execução**

A última etapa no projeto físico de um indutor é verificar a possibilidade de execução, ou seja, verificar se é possível colocar os enrolamentos na janela do núcleo (A_w).

Para acondicionar o enrolamento calculado anteriormente é necessária uma janela mínima dada por:

$$A_{wmin} = \frac{N \times n_f \times S_{fi}}{K_w} \quad (\text{A.69})$$

Assim,

$$A_{wmin} = \frac{50 \times 1 \times 0,011}{0,6} = 0,91 \quad (\text{A.70})$$

A possibilidade de execução é definida como:

$$Exec = \frac{A_{w\min}}{A_{w\text{núcleo}}} < 1 \quad (\text{A.71})$$

Uma vez que:

$$\frac{A_{w\min}}{A_{w\text{núcleo}}} = \frac{0,91}{3,7} = 0,2479 < 1 \quad (\text{A.72})$$

Logo o projeto é executável.

A.3. Inversor PWM Ponte Completa (*Full-Bridge*)

Neste projeto de UPS o inversor de tensão será utilizado para converter a tensão contínua de 360 V proveniente do conversor *boost* (Barramento CC), em tensão senoidal alternada (220 V) para alimentar uma carga crítica monofásica.

A escolha do tipo de semiconductor utilizado é definida pelo tipo de comutação ao qual o mesmo será submetido, e como todas as chaves principais possuem comutações do tipo ZVT e sendo indicado chaves com portadores majoritários, e para este fim foi utilizado MOSFET.

Para atender as especificações de corrente e tensão e devido à disponibilidade de chaves no laboratório, foi escolhido o IRFP460A, o qual possui as características mostradas na Tabela A.11.

Tabela A.11. Características IRFP460A

Parâmetro	Valor
Tensão Máxima V_{DSS}	500 V
I_D	20 A
$R_{DS(ON)}$	0,27 Ω

A.4. Filtro de Saída

O filtro de saída mais utilizado em aplicações utilizando inversores PWM senoidal é o filtro LC passa-baixa. Este filtro é robusto e de fácil projeto, e sua frequência de corte é ajustada para o dobro da frequência de comutação das chaves. Devido ao fato do inversor ser modulado em três níveis de tensão. O filtro passa-baixa utilizado no trabalho é ilustrado na Figura A.3.




Figura A.3. Filtro LC passa-baixas;

A função de transferência do filtro LC passa-baixas é dada pela equação A.73.

$$\frac{V_o(s)}{V_{in}(s)} = \frac{1}{s^2 + \frac{1}{RC}s + \frac{1}{LC}} \quad (\text{A.73})$$

Que pode ser reescrita da forma:

$$\frac{V_o(s)}{V_{in}(s)} = \frac{\omega_o^2}{s^2 + 2\zeta\omega_o s + \omega_o^2} \quad (\text{A.74})$$

Onde:

Frequência angular de oscilação, ou frequência de corte, é dada pela equação A.74.

$$\omega_o = \frac{1}{\sqrt{LC}} \quad (\text{A.74})$$

Fator de amortecimento do filtro é dado pela equação A.75.

$$\omega_o = \frac{1}{\sqrt{LC}} \quad (\text{A.75})$$

O filtro é projetado para que em baixa frequência o ganho do filtro seja unitário. Após a frequência de corte, o filtro atenua os harmônicos em uma taxa de -40 db/dec. Enquanto que para frequências em torno da frequência de corte, a função de transferência apresenta amplitudes elevadas a medida que o coeficiente de amortecimento diminui. O diagrama de bode para o filtro LC passa-baixas é ilustrado na Figura A.4 para o ganho do filtro e na Figura A.5 para a fase do filtro.




Figura A.4. Diagrama de bode (Ganho);

No diagrama de bode pode ser vista que a defasagem tende a zero para frequências muito baixas. Após a frequência de corte, a fase se aproxima de -180° . Entretanto, quanto maior o coeficiente de amortecimento, mais lenta é a variação da fase do filtro.




Figura A.5. Diagrama de bode (Fase);

Os parâmetros de projeto do filtro de saída da UPS de dupla conversão utilizada nesse trabalho são apresentados na Tabela A.12.

Tabela A.12. Parametros de Projeto para Projeto do Filtro para a UPS

Potência Nominal (P_o)	1000 W
Tensão de Saída (V_o)	220 V _{rms}
Tensão de Entrada (V_{in})	90 – 265 V _{rms}
Tensão do Banco de Baterias (V_{Bat})	96 V
Frequência de Chaveamento (f_s)	70 kHz
Corrente de Carga do Banco de Baterias (I_{Bat})	1,4 A
Indutores Ressonantes (L_{r1} , L_{r2} e L_{r3})	5 μ H
Capacitor Ressonante C_{S1}	4,3 nF (iZVT) e 680 pF (ZVT)
Capacitores Ressonantes C_{S2} , C_{S3} , C_{S4} , C_{S5} e C_{S6}	680 pF
Capacitores do Barramento (C_{DC1} e C_{DC2})	250 μ F
Indutor Boost (L_{Boost})	550 μ H
Indutor Buck (L_{Buck})	5,5 mH

A frequência de corte f_o deve ficar uma década abaixo da frequência de chaveamento f_s e ser no mínimo trinta vezes maior que a frequência da componente fundamental da tensão alternada de saída f . Dessa forma, a frequência utilizada f_U para projeto do filtro é duas vezes a frequência de chaveamento para três níveis.

A frequência de chaveamento do inversor é de 70 kHz, e em função da modulação em três níveis de tensão do inversor a f_U é dada pela equação A.76.

$$f_U = 2 \cdot f_s = 2 \cdot 70 \text{ kHz} = 140 \text{ kHz} \quad (\text{A.76})$$

A frequência de corte do filtro é calculada pela expressão A.77.

$$f_o = \frac{f_U}{10} = \frac{140 \text{ kHz}}{10} = 14 \text{ kHz} \quad (\text{A.77})$$

Através da simulação do filtro de saída utilizando esta frequência de corte, deve-se constatar se a THD da tensão de saída ficou com um valor abaixo do valor máximo especificado pela norma que é de 10%. Se o volume do filtro ficou elevado, pode-se reduzir o volume do filtro de saída utilizando uma frequência de corte maior. Para este trabalho foi utilizada a frequência de corte de 20 kHz, sendo definida f_{o2} como a nova frequência de corte do filtro. E dessa forma, atendendo as normas quanto ao valor máximo de THD.

Em seguida é adotado um valor para o fator de amortecimento entre 0,707 e 1,0. O coeficiente de amortecimento mínimo é dado pela expressão A.78.

Para o amortecimento mínimo, temos:

$$\zeta_{\min} = 0,707 \quad (\text{A.78})$$

Dessa forma, o valor mínimo do capacitor do filtro Cf é dado por:

$$Cf = \frac{1}{4.\pi.\zeta_{\min}.f_{O2}.R_O} = 1,163.10^{-7} F \quad (\text{A.79})$$

Para o amortecimento máximo, temos:

$$\zeta_{\max} = 1 \quad (\text{A.80})$$

Dessa forma, o valor máximo do capacitor do filtro Cf é dado por:

$$Cf = \frac{1}{4.\pi.\zeta_{\min}.f_{O2}.R_O} = 8,221.10^{-8} F \quad (\text{A.81})$$

Após o cálculo dos valores máximos e mínimos para o capacitor do filtro consulta-se uma tabela de valores comerciais e a escolha é feita dentro da variação calculada.

O valor de capacitor utilizado neste trabalho é dado pela expressão A.82.

$$Cf = 120.10^{-9} F \quad (\text{A.82})$$

Com isso é concluído o projeto do capacitor do filtro Cf , e como próxima etapa vem o cálculo do indutor. O cálculo do indutor Lf é dado pela expressão A.83.

$$Lf = \frac{1}{(2.\pi.f_{O2}).Cf} = 5,277.10^{-4} H \quad (\text{A.83})$$

O núcleo é obtido através da expressão A.84.

$$AeAw = \frac{Lf.II_{Pico}.II_{Eficaz}.10^4}{Kw.B_{Max}.J} \quad (\text{A.84})$$

Onde:

$$II_{Eficaz} = 4,545 A \quad (\text{A.85})$$

$$II_{Pico} = 6,67 A \quad (\text{A.86})$$

$$J = 450\left(\frac{A}{cm^2}\right) \quad (\text{A.87})$$

$$Kw = 0,6 \quad (\text{A.88})$$

$$B_{\max} = 0,3 \quad (\text{A.89})$$

$$AeAw = 1,975 cm^4 \quad (\text{A.88})$$

Sendo que o núcleo selecionado foi o EE55/21, cuja especificações estão disponíveis na Tabela A.13.

Tabela A.13. Núcleos de Ferrite Tipo EE

Núcleo	$A_e \times A_w$ (cm ⁴)	A_e (cm ²)	A_w (cm ²)	l_e (cm)	l_t (cm)	V_n (cm ³)
EE-30/07	0,48	0,600	0,80	6,70	5,60	4,00
EE-30/14	1,02	1,200	0,85	6,70	6,70	8,00
EE-42/15	2,84	1,810	1,57	9,70	8,70	17,60
EE-42/20	3,77	2,400	1,57	9,70	10,50	23,30
EE-55/21	8,85	3,540	2,50	12,00	11,60	42,50
EE-65/13	9,84	2,660	3,70	14,70	14,80	39,10
EE-65/26	19,68	5,320	3,70	14,70	14,80	78,20
EE-65/39	29,53	7,980	3,70	14,70	14,80	117,30

onde:

l_e = comprimento magnético;

l_t = comprimento médio de uma espira;

V_t = volume de ferrite.

O número de espiras do indutor do filtro é calculado de acordo com a expressão A.89.

$$N_e = \frac{Lf \cdot I L_{pico} \cdot 10^4}{B_{Max} \cdot A_e} = 33,144 \quad (A.89)$$

Dessa forma, o número de espiras N é dado pela expressão A.90.

$$N = 2 \cdot N_e = 2 \cdot 33,144 \cong 68 \quad (A.90)$$

A área do condutor necessária é calculada por A.91.

$$S_t = \frac{I L_{Eficaz}}{J} = 0,01 \text{cm}^2 \quad (A.91)$$

A área mínima do condutor para não ocorrer efeito *skin* é dada pela equação A.92 e pela equação A.93.

$$\Delta = \frac{7,5}{\sqrt{f_s}} = 8,964 \cdot 10^{-3} \quad (A.92)$$

$$S_c = \pi \cdot \Delta = 0,028 \text{cm}^2 \quad (A.93)$$

Utilizando o fio *Litz* que corresponde a 63 fios em paralelo AWG37. A tabela de fios AWG é apresentada na Tabela A.14

Tabela A.14. Fios Esmaltados

<i>AWG</i>	<i>Diâmetro do cobre (cm)</i>	<i>Área do cobre (cm²)</i>	<i>Diâmetro isolamento (cm)</i>	<i>Área do isolamento (cm²)</i>	<i>OHMS/cm (20°C)</i>	<i>OHMS/cm (100°C)</i>	<i>Corrente para J = 450A/cm² (A)</i>
10	0,259	0,052620	0,273	0,058572	0,000033	0,000044	23,679
11	0,231	0,041729	0,244	0,046738	0,000041	0,000055	18,778
12	0,205	0,033092	0,218	0,037309	0,000052	0,000070	14,892
13	0,183	0,026243	0,195	0,029793	0,000066	0,000080	11,809
14	0,163	0,020811	0,174	0,023800	0,000083	0,000111	9,365
15	0,145	0,016504	0,156	0,019021	0,000104	0,000140	7,427
16	0,129	0,013088	0,139	0,015207	0,000132	0,000176	5,890
17	0,115	0,010379	0,124	0,012164	0,000166	0,000222	4,671
18	0,102	0,008231	0,111	0,009735	0,000209	0,000280	3,704
19	0,091	0,006527	0,100	0,007794	0,000264	0,000353	2,937
20	0,081	0,005176	0,089	0,006244	0,000333	0,000445	2,329
21	0,072	0,004105	0,080	0,005004	0,000420	0,000561	1,847
22	0,064	0,003255	0,071	0,004013	0,000530	0,000708	1,465
23	0,057	0,002582	0,064	0,003221	0,000668	0,000892	1,162
24	0,051	0,002047	0,057	0,002586	0,000842	0,001125	0,921
25	0,045	0,001624	0,051	0,002078	0,001062	0,001419	0,731
26	0,040	0,001287	0,046	0,001671	0,001339	0,001789	0,579
27	0,036	0,001021	0,041	0,001344	0,001689	0,002256	0,459
28	0,032	0,000810	0,037	0,001083	0,002129	0,002845	0,364
29	0,029	0,000642	0,033	0,000872	0,002685	0,003587	0,289
30	0,025	0,000509	0,030	0,000704	0,003386	0,004523	0,229
31	0,023	0,000404	0,027	0,000568	0,004269	0,005704	0,182
32	0,020	0,000320	0,024	0,000459	0,005384	0,007192	0,144
33	0,018	0,000254	0,022	0,000371	0,006789	0,009070	0,114
34	0,016	0,000201	0,020	0,000300	0,008560	0,011437	0,091
35	0,014	0,000160	0,018	0,000243	0,010795	0,014422	0,072
36	0,013	0,000127	0,016	0,000197	0,013612	0,018186	0,057
37	0,011	0,000100	0,014	0,000160	0,017165	0,022932	0,045
38	0,010	0,000080	0,013	0,000130	0,021644	0,028917	0,036
39	0,009	0,000063	0,012	0,000106	0,027293	0,036464	0,028
40	0,008	0,000050	0,010	0,000086	0,034417	0,045981	0,023

O número de condutores em paralelo é dado pela expressão A.94.

$$nc = \frac{St}{Sf} = 1,602 \quad (\text{A.94})$$

Pela expressão A.94 é verificada a necessidade de dois condutores de fio *Litz* em paralelo para o indutor do filtro.

O cálculo do entreferro é dado pela equação A.95.

$$lg = \frac{72^2 \cdot \mu_o \cdot \mu_r \cdot Ae \cdot 10^{-2}}{Lf} = 0,437mm \quad (\text{A.95})$$

Onde:

$$\mu_o = 4 \cdot \pi \cdot 10^{-7} \quad (\text{A.96})$$

$$\mu_r = 1 \quad (\text{A.97})$$

Por fim verificamos a possibilidade de execução, que é calculado pelas expressões A.98 e A.99.

$$Aw_{\min} = \frac{N \cdot Nc \cdot 0,011}{Kw} = 2,493 \quad (\text{A.98})$$

$$p = \frac{Aw_{\min}}{Aw} = 0,997 \quad (\text{A.99})$$

Com $p < 1$, o projeto é executável.

A.5. Metodologia de Projeto do Banco de Baterias

Nesta seção será apresentada a metodologia de projeto do banco de baterias utilizada em [21], mesmo ela sendo extremamente prática.

Para o projeto adequado do banco de baterias são necessárias inicialmente as seguintes especificações:

- Potência requerida do banco de baterias (P_{bat});
- Autonomia desejada (t_{bat});
- Tensão do banco de baterias (V_{bat}).

De posse dessas três especificações, e através das curvas de seleção das baterias fornecido pelos fabricantes, pode-se facilmente projetar o banco de baterias. Efetuam-se os cálculos para a escolha do banco de bateria para uma UPS de 1kW.

Para o projeto serão utilizadas as seguintes especificações:

$$P_{bat} = 1000W;$$

$$t_{bat} = 15 \text{ minutos};$$

$$V_{bat} = 96V \text{ (Oito baterias de 12V ligadas em série).}$$

Através da potência requerida pela carga e da tensão do banco de baterias calcula-se a corrente de descarga do banco de baterias (I_{bat}), conforme:

$$I_{bat} = \frac{P_{bat}}{V_{bat}}; \quad (\text{A.100})$$

$$I_{bat} = \frac{1000}{96}; \quad (\text{A.101})$$

$$I_{bat} = 10,42 \text{ A} \quad (\text{A.102})$$

Agora com auxílio das curvas de seleção das baterias, as quais são fornecidas pelos fabricantes. E com a corrente de descarga e a autonomia pode-se definir o modelo das baterias a serem utilizadas. Como exemplo foi utilizado a curva de seleção fornecida pelo fabricante Unicoba Indústria e Comércio LTDA, conforme apresentado na Figura A.6.




Figura A.6. Curvas de seleção das baterias Unipower;
Fonte: Manual Técnico Baterias Unipower.

Logo, com I_{bat} de 10,42A, t_{bat} de 15 minutos e utilizando as curvas apresentadas na Figura A.6, conclui-se que as baterias a serem utilizados nesse banco de baterias são as do modelo SW1270, através de cotação realizada no site do fabricante o valor unitário da bateria SW1270 12V 7Ah: R\$ 58,66 por unidade [38], logo para o caso são utilizadas oito baterias, temos:

$$Custo = 8 * 58,65 = R\$ 469,20 \quad (1.4)$$

Nesse procedimento de projeto fica claro que para cada conjunto P_{bat} , t_{bat} e V_{bat} , existirá apenas um modelo de baterias a ser utilizado, para um dado fabricante. Porém, é importante salientar que P_{bat} e t_{bat} são especificações impostas pela carga, não sendo possível atuar sobre essas variáveis. Em contra partida, a tensão do banco de baterias é uma especificação do projetista da UPS, portanto, quando se tem flexibilidade na escolha da tensão do banco de baterias, pode-se reduzir, significativamente, seu custo, volume e peso.

Apêndice B

PROGRAMA DA EPLD

Este apêndice apresenta o programa utilizado para a geração da estratégia de chaveamento utilizada para UPS de dupla conversão com inversor PWM ponte completa modulado em três níveis de tensão. Para obter os sinais de comando de forma correta e sem atraso de tempo foi utilizada uma EPLD, por se tratar de um dispositivo lógico programável não necessita de tempo de processamento, com isso a lógica de disparo das chaves principais é feita do modo usual com um microcontrolador, e estes são variáveis de entrada para a FPGA de forma que nesse dispositivo é feita a geração dos sinais de comando para as chaves auxiliares em função do modo de operação, dessa forma é possível obter o sincronismo perfeito entre os conversores que fazem parte da UPS, obtendo a estratégia de comando adequada para o sistema. A EPLD utilizada é a ALTERA MAX EPM7128SLC84-15 responsável por efetuar o tratamento dos sinais PWM provindos do microcontrolador PIC 18F2331.

B.1. Programa Utilizado na EPLD para a UPS operando com CAC iZVT

```
#####  
--# Programa: mainpulsesv2.vhdl#--  
#####  
  
--# Program Version      : 3.0  
--# Engineer             : Flávio Alessandro Serrão Gonçalves  
--# Modified by         : Adriano Toniolo de Oliveira  
--# Language             : VHDL  
--# Last Modified       : 20/04/2008  
--# Target Device: SPARTANII-E and MAX7000S
```

--# Tool versions: ISE6.3 or MAXII Plus 9.02

--# Description:

--# UFSM Pulse Manager (Eng. Adriano Toniolo de Oliveira) #--

#####

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
```

```
entity mainpulsesv2 is
```

```
    Port ( clk : in std_logic;
```

-- Entrada Parte 1 --

```
        pwmin  : in std_logic;
        pwmin_b : in std_logic;
        flag_pwm : in std_logic;
```

-- Saída Parte 1 --

```
        sa1 : out std_logic;
        sa2 : out std_logic;
        sa3 : out std_logic;
        sp1 : out std_logic;
        sp2 : out std_logic;
        sp3 : out std_logic;
        sp4 : out std_logic;
```

-- Entrada Parte 2 --

```
        pwmin2  : in std_logic;
        pwmin2_b : in std_logic;
```

-- Saída Parte 2 --

```
        sa4 : out std_logic;
        sa5 : out std_logic; --aqui
        sp5 : out std_logic;
        sp6 : out std_logic
```

```
    );
```

```
end mainpulsesv2;
```

```

architecture Behavioral of mainpulsesv2 is
    signal sa1_temp, sa1a_temp, sa2_temp, sa2a_temp, sa3_temp, sa3a_temp_flag,
sa3_temp_flag : std_logic:= '0';
    signal sa4_temp, sa5_temp: std_logic:= '0'; --aqui
    signal sp1_temp, sp2_temp, sp3_temp, sp4_temp: std_logic:= '0';
    signal sp5_temp, sp6_temp: std_logic:= '0';
    signal pwidth_temp, pwidth2_temp, pwidth2_b_temp: std_logic:= '0';

```

```

COMPONENT pwm_cte
generic (perodo: integer:=1000;           -- Período do Timer Quantizado em CLKs
        per_clk: integer:=10; -- Número de Bits do Contador Cíclico do
Timer
        pulso: integer:=400); -- Largura do Pulso Quantizada em CLKs
    PORT(
        clk : IN std_logic;
        reset : IN std_logic;
        clk_out : OUT std_logic
    );
END COMPONENT;

```

```

COMPONENT pwm_cte2
generic (perodo: integer:=1000;           -- Período do Timer Quantizado em CLKs
        per_clk: integer:=10; -- Número de Bits do Contador Cíclico do
Timer
        pulso: integer:=400); -- Largura do Pulso Quantizada em CLKs
    PORT(
        clk : IN std_logic;
        reset : IN std_logic;
        clk_out : OUT std_logic
    );
END COMPONENT;

```

```

COMPONENT pwm_sub
    PORT(

```

```

    clk : IN std_logic;
    pwm1 : IN std_logic;
    pwm2 : IN std_logic;
    pwm_out : OUT std_logic
  );
END COMPONENT;

```

```
begin
```

```
-- Chave Sa1 (Comando chave auxiliar Sa1)
```

```
C_Pwm_SA1: pwm_cte
```

```
  Generic MAP (perodo=>41, -- Período do timer quantizado em CLKs
```

```
    per_clk=>6, -- Número de bits do contador cíclico do timer
```

```
    pulso=>40) -- 40 => 1.2 μs - Largura do pulso quantizada
```

```
em CLKs
```

```
PORT MAP(
```

```
  clk => clk,
```

```
  reset => pwwin_temp,
```

```
  clk_out => sa1_temp
```

```
);
```

```
-- Extra 1 (Função de ajuste do instante de comutação de Sa1)
```

```
C_Pwm_SA1A: pwm_cte
```

```
  Generic MAP (perodo=>42, -- Período do timer quantizado em CLKs
```

```
    per_clk=>6, -- Número de bits do contador cíclico do timer
```

```
    pulso=>32) -- 32 => 0.97 μs - Largura do pulso quantizada
```

```
em CLKs
```

```
PORT MAP(
```

```
  clk => clk,
```

```
  reset => pwwin_temp,
```

```
  clk_out => sa1a_temp
```

```
);
```

```
-- Fim Extra 1
```

-- Chave Sa2 (Comando chave auxiliar Sa2)

C_Pwm_SA2: pwm_cte

Generic MAP (período=>31, *-- Período do timer quantizado em CLKs*

per_clk=>6, *-- Número de bits do contador cíclico do timer*

pulso=>25) *-- 25 => 0.76 μs - Largura do pulso quantizada*

em CLKs

PORT MAP(

clk => clk,

reset => pwmin_temp,

clk_out => sa2_temp

);

-- Extra 2 (Função de ajuste do instante de comutação de Sa2)

C_Pwm_SA2A: pwm_cte

Generic MAP (período=>30, *-- Período do timer quantizado em CLKs*

per_clk=>5, *-- Número de bits do contador cíclico do timer*

pulso=>20) *-- 20 => 0.6 μs - Largura do pulso quantizada*

em CLKs

PORT MAP(

clk => clk,

reset => pwmin_temp,

clk_out => sa2a_temp

);

--Fim Extra 2

-- Chave Sa3 (Chave auxiliar Sa3)

C_Pwm_SA3: pwm_cte2

Generic MAP (período=>30, *-- Período do timer quantizado em CLKs*

per_clk=>5, *-- Número de bits do contador cíclico do timer*

pulso=>20) *-- 20 => 0.6 μs - Largura do pulso quantizada*

em CLKs

```

PORT MAP(
    clk => clk,
    reset => sa2_temp,
    clk_out => sa3_temp_flag
);

```

-- Extra 3 (Função de ajuste do instante de comutação de Sa3)

C_Pwm_SA3A: pwm_cte2

```

Generic MAP (perodo=>30, -- Período do timer quantizado em CLKs
             per_clk=>5, -- Número de bits do contador cíclico do timer
             pulso=>15) -- 15 => 0.45 μs - Largura do pulso quantizada

```

em CLKs

```

PORT MAP(
    clk => clk,
    reset => sa2_temp,
    clk_out => sa3a_temp_flag
);

```

-- Fim Extra 3

-- Chave Sa4 (Chave auxiliar perna do inversor não integrada)

C_Pwm_SA4: pwm_cte

```

Generic MAP (perodo=>30, -- Período do timer quantizado em CLKs
             per_clk=>5, -- Número de bits do contador cíclico do timer
             pulso=>20 -- 20 => 0.6 μs - Largura do pulso quantizada em

```

CLKs

```

PORT MAP(
    clk => clk,
    reset => pwwin2_temp,
    clk_out => sa4_temp
);

```

-- Chave Sa5 (Chave auxiliar perna do inversor não integrada)

C_Pwm_SA5: pwm_cte

Generic MAP (perodo=>30, *-- Período do timer quantizado em CLKs*

per_clk=>5, *-- Número de bits do contador cíclico do timer*

pulso=>20) *-- 20 => 0.6 μs - Largura do pulso quantizada*

em CLKs

PORT MAP(

clk => clk,

reset => pwmin2_temp,

clk_out => sa5_temp

);

-- Chave S1 (Boost)

C_Pwm_SP1: pwm_cte2

Generic MAP (perodo=>2302, *-- Período do timer quantizado em CLKs*

per_clk=>13, *-- Número de bits contador cíclico do timer*

pulso=>2300) *-- 2300 => 70 μs - Largura do pulso*

quantizada em CLKs

PORT MAP(

clk => clk,

reset => sa2a_temp,

clk_out => sp1_temp

);

-- Chave S2 (Buck)

C_Pwm_SP2: pwm_cte2

Generic MAP (perodo=>1020, *-- Período do timer quantizado em CLKs*

per_clk=>10, *-- Número de bits contador cíclico do timer*

pulso=>878) *-- 878 => 26,6 μs - Largura do pulso*

quantizada em CLKs

```
PORT MAP(  
    clk => clk,  
    reset => sala_temp,  
    clk_out => sp2_temp  
);  
  
-- Chave S3 (Inversor)  
C_pwm_sub_SP3: pwm_sub PORT MAP(  
    clk => clk,  
    pwm1 => pwwmin_temp,  
    pwm2 => sala_temp,  
    pwm_out => sp3_temp  
);  
  
-- Chave S4 (Inversor)  
C_pwm_sub_SP4: pwm_sub PORT MAP(  
    clk => clk,  
    pwm1 => pwwmin_temp,  
    pwm2 => sa2a_temp,  
    pwm_out => sp4_temp  
);  
  
-- Chave S5 (Inversor)  
C_pwm_sub_SP5: pwm_sub PORT MAP(  
    clk => clk,  
    pwm1 => pwwmin2_temp,  
    pwm2 => sa5_temp,  
    pwm_out => sp5_temp  
);  
  
-- Chave S6 (Inversor)  
C_pwm_sub_SP6: pwm_sub PORT MAP(  
    clk => clk,  
    pwm1 => pwwmin2_temp,
```



```

        pwm2 => sa4_temp,
        pwm_out => sp6_temp
    );
-- Pulsos Auxiliares
    sa1 <= sa1_temp;
    sa2 <= sa2_temp;
    sa3 <= sa3_temp;
-- Pulsos Principais
    sp1 <= sp1_temp;
    sp2 <= sp2_temp;
    pwmin_temp <= pwmin;
    pwmin2_temp <= pwmin2;
    pwmin2_b_temp <= pwmin2_b;
    process (clk)

begin
    if (flag_pwm='1') then
        sp3 <= pwmin_b;
        sp4 <= sp4_temp;
        sp5 <= sp5_temp;
        sp6 <= pwmin2_b;
        sa3_temp <= '0';
        sa5 <= sa5_temp;
    else
        sp3 <= sp3_temp;
        sp4 <= pwmin_b;
        sp5 <= pwmin2_b;
        sp6 <= sp6_temp;
        sa3_temp <= sa3_temp_flag;
        sa4 <= sa4_temp;
    end if;
end process;
end Behavioral;

```

Apêndice C

DRIVES DE COMANDO DAS CHAVES

Para acionamento das chaves de potência, são necessários circuitos que sirvam de *buffer* de tensão e de corrente, já que tanto o microcontrolador quanto a EPLD possuem suas saídas de PWM em cinco (5) volts e com baixa corrente. Dessa forma, como o acionamento das chaves de potência requer tensões na casa dos quinze (15) volts e um nível considerável de corrente, são utilizados *drives* para fazer a interface entre a parte de comando e a parte de potência.

Além de o circuito de *drives* fornecer a energia necessária ao acionamento das chaves de potência, devem haver determinadas características tais como isolamento entre os sinais de comando e potência, assim como um pequeno atraso de transporte do sinal. Dessa forma, para obter bons resultados, a escolha apropriada do *drive* é de fundamental importância.

C.1. Drive Utilizado

O drive utilizado neste trabalho é baseado no circuito integrado da *Agilent Technologies*. Dentre as opções disponíveis, optou-se pelo HCPL316J. A escolha é em função do baixo custo e do pequeno tempo de atraso.

As principais características do *drive* com CHPL316J:

- Aplica tensão negativa sobre o *gate* em condições de chave bloqueada.
- Isolamento óptico entre o controle e a potência.
- Tempo de atraso típico de 300 ns, podendo variar de 100 a 500 ns de acordo com a temperatura de operação.
- Tensão de operação de 24 a 30 Volts.
- Proteção de curto pela monitoração da tensão *dreno-source*.
- *Buffers* de entrada para os sinais de *gate*.
- *Buffers* de entrada para o *RESET* do *drive* que pode ser via processador ou manual.
- *Buffers* de saída com coletor aberto para que a proteção das chaves possa ser monitorada por qualquer micro controlador do mercado; Por exemplo: Pic 5V, DSP 3,3 V – Ajustável via *Jumper*.

Entrada do Drive:

- Fontes de tensão isoladas de 24 a 30 volts, ou não dependendo da aplicação.
- 5 volts provenientes da geração do sinal de *gate*.
- Sinal de *gate* para duas chaves.
- *RESET* – Resetar o *drive* após atuar a proteção.
- *FAULT* – Avisa o processador sobre o acionamento da proteção de curto.
- *FAULT 2* – Coloca em paralelo todos os *drives* do sistema, de modo que uma vez acionada a proteção de curto de um dos *drives* todos os demais desliguem.

Saída do Drive:

- *Dreno* – Monitora a tensão *dreno-source*.
- *Gate* – Sinal de gatilho da chave.
- *Source* – Referencia o *gate* e o circuito de proteção da chave.

Esquemático do Drive:

O diagrama esquemático do *drive* utilizado, baseado no HCPL316J é ilustrado na Figura C.1.




Figura C.1. Esquemático do *drive* com HCPL316J

Layout

O *layout* do *drive* com HCPL316J implementado é ilustrado na Figura C.2 para o *botton*, e na Figura C.3 para o *top*.




Figura C.2. *Layout botton*




Figura C.3. *Layout top*

Lista de Componentes:

Na tabela C.1 são apresentados os componentes utilizados na montagem do *drive*.

Tabela C.1. Lista de Componentes *Drive*

Resistores	
1 K Ω	R1
100 Ω	R2, R5, R13, R15
460 Ω	R3, R4, R11, R14
47 K Ω	R6, R16
Resistor de descarga (bloqueio)	R7, R17
Resistor Série Gate de 0 a 27 Ω	R9, R18
10 K Ω	R8, R10, R19, R20
3,3 K Ω	R12
Capacitores	
10 μ F (Eletrolítico)	C1, C3, C7, C11, C13, C17
100 pF (Cerâmico)	C2, C4, C5, C6, C8, C12, C14, C15, C16, C18, C19
330 pF (Cerâmico)	C9
220 pF (Cerâmico)	C10
Conectores	
KRE 8	J1
KRE 4	J2
KRE 3	J4, J5
Jumper 3 pinos	J3, J6
Circuitos integrados	
HCPL 316 J	U2, U3
LS 7407	U1
Diodos	
1N4001	D1, D10
1N4744 (Zenner 15 V)	D2, D8, D9, D11, D16, D17
Zenner 3,3 V	D3
Zenner 8,2 V	D4, D12
BYV27-200	D5, D13
Calculado em função da proteção	D6, D14
para cada tipo de chave	
1N4148	D7, D15