Modelo de cálculo de perdas por comutação e método de seleção de tecnologias de transistores FET aplicados a conversores estáticos
Visualizar/ Abrir
Data
2020-02-07Primeiro membro da banca
Sartori, Hamiltom Confortin
Segundo membro da banca
Tahim, André Pires Nóbrega
Metadata
Mostrar registro completoResumo
Esta dissertação apresenta um modelo analítico para auxiliar no cálculo de perdas
por comutação e uma metodologia de seleção de MOSFETs que operam tensões de
bloqueio maiores que 100 V. O modelo foi desenvolvido com base em conceitos físicos e
elétricos da estrutura FET, considerando as não linearidades da capacitância Miller em
função da variação de tensão, presentes principalmente em MOSFETs fabricados para
operar tensões acima de 100 V. Resultados de simulação e experimentais que validam o
modelo foram obtidos, considerando a faixa de frequência de 1 - 300 kHz, onde o limite
de operação do gate driver foi atingido. O modelo proposto foi comparado a modelos de
cálculo de perdas frequentemente utilizados na literatura, onde se observou que os demais
modelos utilizados apresentaram aumento no erro relativo para frequências acima de 50
kHz. Sistemas de transferência de calor são analisados e discutidos. O modelo de cálculo
de perdas proposto é utilizado no desenvolvimento de uma análise comparativa entre as
tecnologias de MOSFET convencional de Silício, superjunção, SiC e GaN. O impacto
das capacitâncias parasitas, temperatura de junção, resistências intrínsecas a estrutura,
frequência de comutação e níveis de potência em cada tecnologia são analisados. Áreas
de tendências de aplicação são definidas para cada tecnologia com base nos rendimentos
em função da frequência e da potência.
Coleções
Os arquivos de licença a seguir estão associados a este item: