Design space exploration of hybrid topologies and DVFS in on-chip communication networks
Visualizar/ Abrir
Data
2021-09-24Autor
Gewehr, Carlos Gabriel de Araujo
Metadata
Mostrar registro completoResumo
Multi-Processor Systems-on-Chip (MPSoCs) estabeleceram-se como a plataforma
padrão para aplicaçoes de alta performance na industria de semicondutores.
Com uma crescente quantidade de Processing Elements (PEs) integrados
em um mesmo die, escalabilidade é um dos principais problemas a resolver.
Networks-on-Chip (NoCs) foram propostas como forma de atender esta demanda,
provendo uma alternativa as tradicionais tecnicas para interconectar
PEs, usando Barramentos e Crossbars. Apesar de oferecer os meios necessarios
para comunicação com escalabilidade, NoCs ainda estão associadas a grandes
custos iniciais em area e consumo de potência. Trabalhos de pesquisa recentes
demonstram o uso de Dynamic Voltage and Frequency Scaling (DVFS) como
meio para enfrentar esses desafos.
Este trabalho visa realizar as seguintes contribuições ao estudo de redes de
interconexão intra-chip: Explorar o emprego de topologias hibridas, utilizando
Barramentos, Crossbars e NoCs em uma mesma rede, como forma de reduzir
custos de area e potência em tempo de projeto; e Propor uma implementação
de DVFS, para ganhos adicionais em potência em tempo de execução.
Nos experimentos realizados, uma diferença de até 22% em consumo de potência
e 42% em area foi observada entre uma topologia hibrida e uma NoC
com mesmo numero de PEs. Com DVFS, simulações com aplicações de codificação de video demonstram uma diferença de consumo de poteência de até
70% sem perdas de throughput, no mesmo cenário.
Coleções
Os arquivos de licença a seguir estão associados a este item: