Acoplamento e validação funcional do sistema reconfigurável DIM
Resumo
Arquiteturas Reconfiguráveis vêm sendo largamente exploradas no estado da arte
como uma forma de acelerar aplicações embarcadas com eficiência energética, mostrando-se uma alternativa aos processadores superescalares. O sistema DIM é um exemplo de
uma arquitetura reconfigurável. Este sistema já se mostra consolidado, pois obtém ganhos
significativos em desempenho e energia na execução de aplicações embarcadas. Entretanto,
todas as simulações considerando essa arquitetura são realizadas em um alto nível de
abstração (Linguagem C++), refletindo uma simulação em nível de instrução. Assim,
para uma análise mais acurada dos ganhos pela utilização deste sistema, observou-se a
necessidade da verificação de seu funcionamento em nível de precisão de ciclo. Desta
forma, obtém-se simulações mais próximas da real execução em hardware, e também é
possível estimar o consumo de potência e área. Em vista disso, a proposta deste trabalho
é o acoplamento e validação funcional da descrição em VHDL da arquitetura DIM, assim
como a obtenção de resultados de potência e área, pós-síntese lógica do sistema. Como
contribuição, algumas modificações no código VHDL do sistema foram realizadas para se
alcançar a validação funcional do mesmo. Essas modificações ocasionaram um acréscimo
de 0,45% no consumo total de potência do sistema, e um acréscimo da área total de 0,25%.
Utilizando-se a tecnologia IBM CMOS 7RF (0,18 μm), obteve-se uma frequência de 150
MHz para o sistema, assim como uma potência total dissipada de 80,217 mW e área total
de 1.925.022 μm² .
Coleções
Os arquivos de licença a seguir estão associados a este item: