Exploração de alternativas arquiteturais de memória cache em sistemas embarcados baseados em Java
| dc.contributor.advisor | Beck Filho, Antonio Carlos Schneider | |
| dc.contributor.advisor | Candia, Antonio Marcos de Oliveira | |
| dc.creator | Beck Rutzig, Mateus | |
| dc.date.accessioned | 2021-02-25T19:12:31Z | |
| dc.date.available | 2021-02-25T19:12:31Z | |
| dc.date.issued | 2004-12-12 | |
| dc.date.submitted | 2004 | |
| dc.identifier.uri | http://repositorio.ufsm.br/handle/1/20351 | |
| dc.description | Trabalho de conclusão de curso (graduação) - Universidade Federal de Santa Maria, Centro de Tecnologia, Curso de Ciência da Computação, RS, 2004. | por |
| dc.language | por | por |
| dc.publisher | Universidade Federal de Santa Maria | por |
| dc.rights | Acesso Aberto | por |
| dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 International | * |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
| dc.title | Exploração de alternativas arquiteturais de memória cache em sistemas embarcados baseados em Java | por |
| dc.type | Trabalho de Conclusão de Curso de Graduação | por |
| dc.degree.local | Santa Maria, RS, Brasil. | por |
| dc.description.resumo | Os Sistemas embarcados estão ficando cada vez mais complexos, disponibilizando serviços mais sofisticados como: acesso à Internet, tela colorida, entre outros. Assim, estes dispositivos necessitam de uma capacidade computacional maior. Entretanto, a maioria dos sistemas embarcados é voltada ao mercado de dispositivos móveis, ou seja, são dispositivos dependentes de bateria e possuem como uma de suas principais características seu tamanho reduzido. Assim, na inserção de um componente em uma arquitetura voltada à sistemas embarcados existe a preocupação com a potência consumida e com a área ocupada pelo mesmo. xii Este trabalho apresenta a simulação da inserção de uma memória cache na arquitetura Femtojava [Ito 2001], sendo esta uma arquitetura que executa código nativo Java e foi criada especificamente para sistemas embarcados. Para isto foi implementado um simulador que fornece a possibilidade de parametrização de algumas características de memória cache de modo fácil e rápido. Por fim, são expostos e analisados os resultados destas simulações, sempre com a preocupação no aumento do desempenho, levando em conta também o consumo de potência e a área consumida em todas as simulações de memória cache. | por |
| dc.publisher.country | Brasil | por |
| dc.publisher.initials | UFSM | por |
| dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | por |
| dc.publisher.unidade | Centro de Tecnologia | por |
Arquivos deste item
Este item aparece na(s) seguinte(s) coleção(s)
-
TCC Ciência da Computação - Bacharelado [336]
Coleção de trabalhos de conclusão do Curso em Ciência da Computação - Bacharelado
Exceto quando indicado o contrário, a licença deste item é descrito como Acesso Aberto