dc.contributor.advisor | Prior, Cesar Augusto | |
dc.creator | Viera, Raphael Andreoni Camponogara | |
dc.date.accessioned | 2022-07-06T19:50:21Z | |
dc.date.available | 2022-07-06T19:50:21Z | |
dc.date.issued | 2014-12-05 | |
dc.date.submitted | 2014 | |
dc.identifier.uri | http://repositorio.ufsm.br/handle/1/25232 | |
dc.description | Trabalho de conclusão de curso (graduação) - Universidade Federal de Santa
Maria, Centro de Tecnologia, Curso de Engenharia da Computação, RS, 2014. | por |
dc.description.abstract | This work presents the design of a continuous time sigma-delta modulator with a 0.2
MHz signal bandwidth and 78 dB signal-to-noise ratio (SNR), which are the specifications for
the GSM standard. Three single-loop, single-bit, low-pass modulators are implemented, being
one of second order and two of third order, where the one with higher order has a more aggressive
noise transfer function. A stability analysis is performed together with the real modulators
performance when compared with the ideal one. The stability analysis can be applied for continuous
or discrete time modulators since control and filter theory are used. System level results
show that the second and third order architectures have equivalents signal-to-noise ratios when
stability is considered. Besides, several non-idealities are compared in order to verify the second
order modulator robustness. Results from the electrical implementation show that the modulator
achieves a superior signal-to-noise ratio than the counterparts due to other non-idealities
present in CMOS circuits. Final results reveals a significant reduction in the modulator design
and power consumption. Therefore, this work emphasizes that the designer should perform a
thorough system analysis before implement the modulator resorting only in the ideal equation
that predict the sigma-delta modulator performance in order to verify if a simple architecture
could result in a similar performance than a more complex system. | eng |
dc.language | por | por |
dc.rights | Acesso Aberto | por |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 International | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Conversão AD | por |
dc.subject | Modulador Sigma-Delta em tempo contínuo | por |
dc.subject | Análise de estabilidade | por |
dc.subject | Analog-to-digital converter | eng |
dc.subject | Continuous time Sigma-delta modulator | eng |
dc.subject | Stability analysis | eng |
dc.title | Projeto e análise de moduladores Sigma-delta em tempo contínuo em tecnologias CMOS | por |
dc.title.alternative | Design and analysis of Sigma-delta modulators in continuous time in CMOS technologies | eng |
dc.type | Trabalho de Conclusão de Curso de Graduação | por |
dc.degree.local | Santa Maria, RS, Brasil. | por |
dc.description.resumo | Este trabalho apresenta o projeto de moduladores sigma-delta ( M) em tempo contínuo
para sinais com largura de banda do sinal de 0,2 MHz e razão sinal ruído (SNR) de 78 dB,
os quais são as especificações para o padrão GSM. São implementados três moduladores singlebit
de laço único com filtro do tipo passa-baixa, onde um dos moduladores é de segunda ordem
e dois de terceira ordem, sendo que um dos moduladores de ordem superior terá uma função
de transferência do ruído (NTF) mais agressiva, desta forma, é feita uma análise sobre a estabilidade
e a real performance dos moduladores quando comparados à sua performance ideal. A
análise sobre a estabilidade poderá ser aplicada para moduladores sigma-delta em tempo contínuo
ou tempo discreto de modo que será utilizada teoria de controle e de filtros. Simulações
no nível de abstração do sistema mostram que a arquitetura de segunda ordem apresenta uma
razão sinal ruído equivalente ao de terceira ordem quando a estabilidade é considerada. Além
disso, várias não idealidades são analisadas de modo a confirmar a robustez do modulador de
segunda ordem. Os resultados da implementação elétrica mostram que o modulador de segunda
ordem atinge uma SNR superior a dos moduladores de alta ordem devido a outras não idealidades
presentes no projeto de circuitos CMOS. Os resultados finais representam uma redução
significativa na complexidade do projeto do modulador assim como no consumo de energia.
Portanto, este trabalho enfatiza que o projetista deverá avaliar o sistema antes de partir para
a implementação baseando-se apenas na equação que prediz a SNR ideal de um modulador
sigma-delta, de modo que a implementação de um modulador mais simples poderá resultar em
uma performance semelhante. | por |
dc.publisher.country | Brasil | por |
dc.publisher.initials | UFSM | por |
dc.subject.cnpq | CNPQ::ENGENHARIAS | por |
dc.publisher.unidade | Centro de Tecnologia | por |