dc.contributor.advisor | Baggio, José Eduardo | |
dc.creator | Silva, Gabriel de Jesus Coelho da | |
dc.date.accessioned | 2022-07-06T19:55:16Z | |
dc.date.available | 2022-07-06T19:55:16Z | |
dc.date.issued | 2019-07-15 | |
dc.date.submitted | 2019 | |
dc.identifier.uri | http://repositorio.ufsm.br/handle/1/25260 | |
dc.description | Trabalho de conclusão de curso (graduação) - Universidade Federal de Santa
Maria, Centro de Tecnologia, Curso de Engenharia de Computação, RS, 2019. | por |
dc.description.abstract | The growing investment in the use of artificial neural networks for end-user services, which
require low latency and high responsiveness, make it desirable to have dedicated hardware
accelerators for inference. FPGA (Field-Programmable Gate Arrays) programmable
devices have the required ideal flexibility for the deployment of artificial neural network accelerators,
while being able to support different architectural network models and still keeping
performance. A modular artificial neural network design is developed in hardware
description language in order to allow inference from reconfigurable devices with desirable
performance. The modular design enables it to be easily scaled to support new neural
network architectures and different activation functions. The project’s validation is verified
by a hardware implementation of a simple and widely known neural network (exclusive-OR
(XOR) function). | eng |
dc.language | por | por |
dc.publisher | Universidade Federal de Santa Maria | por |
dc.rights | Acesso Aberto | por |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 International | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Redes neurais artificiais | por |
dc.subject | Hardware | eng |
dc.subject | VHDL | eng |
dc.subject | FPGA | eng |
dc.subject | Inferência | por |
dc.subject | Neural networks | eng |
dc.subject | Inference | eng |
dc.title | Implementação de redes neurais artificiais em hardware para inferência | por |
dc.title.alternative | A hardware implementation of artificial neural networks for inference | eng |
dc.type | Trabalho de Conclusão de Curso de Graduação | por |
dc.degree.local | Santa Maria, RS, Brasil. | por |
dc.description.resumo | O crescente interesse na utilização de redes neurais artificiais em serviços para usuários
finais, que exigem baixa latência e alta responsividade, tornam desejável o uso de aceleradores
em hardware dedicados para inferência. Dispositivos programáveis do tipo FPGA
(Field-Programmable Gate Arrays) apresentam flexibilidade ideal para aceleração de redes
neurais com capacidade de suportar diferentes modelos de arquitetura de rede, mantendo
a performance desejada. Um modelo de redes neurais artificiais modular é desenvolvido
em linguagem de descrição de hardware a fim de permitir inferência em dispositivos reconfiguráveis
de forma performática desejável. O desenvolvimento modular permite fácil
extensibilidade de forma a suportar novas arquiteturas de redes neurais e diferentes tipos
de funções de ativação. A validação do projeto é efetuada através da implementação
em hardware de uma rede neural simples e amplamente conhecida (função OU-exclusivo
(XOR)). | por |
dc.publisher.country | Brasil | por |
dc.publisher.initials | UFSM | por |
dc.subject.cnpq | CNPQ::ENGENHARIAS | por |
dc.publisher.unidade | Centro de Tecnologia | por |