Modulador SI-ΣΔ cascata 2-2 empregando arquitetura de baixa distorção aplicado à conversão AD
Abstract
A crescente complexidade dos circuitos digitais força o uso de novas tecnologias de fabricação.
A mudança para tecnologias mais avançadas tem como vantagem a redução do tamanho do
circuito e a diminuição do consumo de energia aliados ao aumento da velocidade de operação.
Grande parte das operações envolvendo processamento de sinais migraram para o domínio digital,
portanto, blocos básicos como conversores AD são necessários em sistemas de sinal misto.
Conversores AD com base em moduladores do tipo Sigma-Delta (ΣΔ) destacam-se entre as arquiteturas
existentes por cobrir uma ampla gama de aplicações. A implementação mais usual
de moduladores ΣΔ em tecnologia CMOS baseia-se na técnica de capacitor-chaveado (SC), devido,
principalmente, à sua elevada performance e excelente linearidade. Entretanto, a contínua
redução das dimensões físicas dos transistores tem exigido uma redução proporcional dos níveis
de tensão de alimentação, dificultando o projeto de circuitos analógicos com topologias convencionais.
Para contornar este problema, técnicas de projeto de circuitos analógicos compatíveis
com essas novas tecnologias foram desenvolvidas. Este é o caso da técnica conhecida como
corrente chaveada (SI), que utiliza amostras sob a forma de corrente para a representação de sinais.
Neste trabalho é apresentado o projeto de um modulador ΣΔ em modo corrente (SI-ΣΔM)
empregando uma arquitetura orientada à aplicações de baixa distorção. Esta arquitetura tem
como principal característica a reduzida sensibilidade às não-linearidades do integrador, conduzindo
a uma significante melhora no valor da relação sinal-ruído (SNR) e faixa de excursão
dinâmica (DR), além de permitir a concepção de moduladores ΣΔ de elevada ordem intrinsecamente
estáveis. Para demonstrar e comprovar a performance da estratégia empregada, baseada
na combinação de técnicas de circuito e de topologia, projetou-se um modulador SI-ΣΔ cascata
2-2 na tecnologia XFAB CMOS XC06. Simulações elétricas pós-layout revelam que o SNR
atinge um valor máximo de 80 dB e uma faixa dinâmica de aproximadamente 87 dB, inferindo
uma resolução efetiva de 14,15 bits considerando uma banda de interesse de 20 kHz. Por fim, o
protótipo desenvolvido foi enviado para fabricação e será alvo de testes em laboratório quando
retornar.