Técnicas para redução de consumo em conversores analógico-digitais por aproximação sucessiva e compartilhamento de carga
Resumo
As novas tendências e tecnologias emergentes motivam o projeto de conversores
analógico-digitais (ADCs) que precisam suprir especificações cada vez mais restritivas.
Nesse contexto, uma métrica de projeto que é constantemente forçada em direção à
redução é o consumo de potência, fato esse que leva à concepção de melhorias tanto
em nível arquitetural como em nível de circuito elétrico. Este trabalho tem como objetivo
elevar a eficiência energética dos ADCs por aproximações sucessivas e compartilhamento
de carga, visto que essa é uma arquitetura relativamente nova e inexplorada.
Portanto, três ADCs completos são projetados ao longo deste trabalho, e cada um traz
inovações que ajudam a reduzir o consumo de potência. As técnicas concebidas aqui
incluem maneiras novas de efetuar a captura do sinal de entrada e um circuito para
reduzir a potência drenada no ciclo de pré-carga. Além disso, três arquiteturas diferentes
de controlador digital para essa topologia de ADC são expostas. Mais, um novo
circuito de chave com bootstrapping é apresentado, o qual apresenta um número de
dispositivos menor e uma eficiência energética extremamente alta.