dc.creator | Sfreddo, Josimar | |
dc.date.accessioned | 2019-01-23T12:34:09Z | |
dc.date.available | 2019-01-23T12:34:09Z | |
dc.date.issued | 2017-02-16 | |
dc.identifier.uri | http://repositorio.ufsm.br/handle/1/15441 | |
dc.description.abstract | Nowadays, embedded systems are getting more complex since functionalities are converging
to a single device, thus demanding for more processing capability. However, modeling
embedded processors is not a trivial task because they execute applications that have
different behaviors, some applications benefit more from ILP exploitation and other TLP.
There are still those applications where both can bring great benefits in reducing the execution
time. Therefore it is essential to analyze application behavior to define which form
of parallelism is the most suitable to be explored. Further, a multiprocessor system with
reconfigurable architecture contributes greatly to increase the performance of embedded
applications. However, an inadequate modeling of the reconfigurable system can result in
a huge area design. This work proposes a framework that automatically models a reconfigurable
multiprocessor system with heterogeneous organization considering the behavior
of applications. The goal is to compose a multiprocessor system that provides the correct
processing capability in terms of ILP and therefore provides an ideal chip area in the execution
of applications. The results demonstrate that the framework reduced, on average, by
75.86% chip area without losses in performance. | eng |
dc.language | por | por |
dc.publisher | Universidade Federal de Santa Maria | por |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 International | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Sistemas embarcados | por |
dc.subject | Arquiteturas reconfiguráveis | por |
dc.subject | Exploração de ILP | por |
dc.subject | Exploração de área | por |
dc.subject | Redução de área | por |
dc.subject | Embedded systems | eng |
dc.subject | Reconfigurable architectures | eng |
dc.subject | ILP exploitation | eng |
dc.subject | Area exploitation | eng |
dc.subject | Area reduction | eng |
dc.title | Um framework para geração automática de sistemas multiprocessados reconfiguráveis heterogêneos | por |
dc.title.alternative | A framework for automatic generation of heterogeneous reconfigurable multiprocessing systems | eng |
dc.type | Dissertação | por |
dc.description.resumo | A integração entre funcionalidades está convergindo para um mesmo dispositivo embarcado,
demandando assim um maior poder de processamento em dispositivos cada vez
menores. Entretanto, modelar sistemas embarcados não é uma tarefa trivial, pois suas
funcionalidades agregadas possuem diferentes comportamentos. Esses comportamentos
podem exigir a execução de aplicações que se beneficiam mais da exploração de ILP e outras
TLP. Há ainda aquelas aplicações onde ambas as explorações podem trazer grandes
benefícios na diminuição do tempo de execução. Por isso, é essencial analisar o comportamento
da aplicação para definir qual a forma de paralelismo é o mais adequado para
ser explorado. Ainda, um sistema multiprocessado com arquitetura reconfigurável contribui
fortemente para aumentar o desempenho nos sistemas embarcados. Todavia, modelar
um sistema multiprocessado inadequado pode ocasionar um desperdício de área. Este
trabalho propõe um framework que modela automaticamente um sistema multiprocessado
reconfigurável com organização heterogênea considerando o comportamento das aplicações.
O objetivo é compor um sistema multiprocessado que fornece o poder de processamento
correto em termos de ILP e que, consequentemente, oferece uma área ideal de
processador na execução de aplicações. Os resultados demonstram que o framework reduz
em média até 75,86% a área do processador sem ocorrer perda de desempenho. | por |
dc.contributor.advisor1 | Rutzig, Mateus Beck | |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/5220540043911446 | por |
dc.contributor.referee1 | Carara, Everton Alceu | |
dc.contributor.referee1Lattes | http://lattes.cnpq.br/4818062789310854 | por |
dc.contributor.referee2 | Mattos, Júlio Carlos Balzano de | |
dc.contributor.referee2Lattes | http://lattes.cnpq.br/5546692436888264 | por |
dc.creator.Lattes | http://lattes.cnpq.br/5752744945202648 | por |
dc.publisher.country | Brasil | por |
dc.publisher.department | Ciência da Computação | por |
dc.publisher.initials | UFSM | por |
dc.publisher.program | Programa de Pós-Graduação em Ciência da Computação | por |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | por |
dc.publisher.unidade | Centro de Tecnologia | por |