dc.creator | Weber, Iaçanã Ianiski | |
dc.date.accessioned | 2019-06-07T11:58:02Z | |
dc.date.available | 2019-06-07T11:58:02Z | |
dc.date.issued | 2019-02-21 | |
dc.identifier.uri | http://repositorio.ufsm.br/handle/1/16780 | |
dc.description.abstract | Systems on-Chip (SoC) with a large number of cores adopt Networks on-chip (NoC) as
the communication infrastructure due to its scalability. The complexity to distribute a skew-free
synchronous clock signal over the entire chip increases in current fabrication technologies due to
the process variability. The transistors energy consumption hasn’t remained proportional to the
increase in integration density, breaking the Dennard’s scaling, as a consequence, today it is not
possible to keep every core in full operation whitout breaking the limits of energy consumption,
this phenomenon is called as Dark Silicon. Thus, designers may choose among asynchronous
and Globally Asynchronous, Locally Synchronous (GALS) NoCs. This work proposes an intermediate
solution. Each Intellectual Property (IP) core may have its clock domain, and the
NoC supports both synchronous and asynchronous communication. The asynchronous communication
is implemented in the NoC using a technique called bypass over internal buffers.
During runtime each router in the path between the transmitter and the receiver has its internal
buffers bypassed, creating a direct connection between each IP and allowing them to communicate
without the NoC clock domain interference, this is called end-to-end communication.
The asynchronous communication reduces the switching activity inside the NoC because router
buffers are bypassed. The communication between IPs and NoC requires some synchronization
technique that must be applied to contain the metastability in data transmission between clock
domains. However the most traditional technique to make the synchronization between NoC
and IP is a bisynchronous FIFO which proved to be unsatisfactory due to high latency penalty
when associated to the asynchronous communication protocol. To work around this problem
the bisynchronous FIFO has been changed by the border synchronization, which makes individual
sinchronizations when a control signal is crossing to another clock domain. This technique
associated with an asynchronous circular FIFO proved satisfactory in terms of energy reduction
(up to 52%) under latency (16% to 30%) and area (21%) overhead. | eng |
dc.language | por | por |
dc.publisher | Universidade Federal de Santa Maria | por |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 International | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Rede intra chip | por |
dc.subject | Bypass de buffer | por |
dc.subject | Fila circular assíncrona | por |
dc.subject | Comunicação assíncrona | por |
dc.subject | Network on chip | eng |
dc.subject | Buffer bypass | eng |
dc.subject | Asynchronous circular FIFO | eng |
dc.subject | Asynchronous communication | eng |
dc.title | Exploração de comunicação fim-a-fim assíncrona através de uma NoC síncrona | por |
dc.title.alternative | Exploring asynchronous end-to-end communication through a synchronous NoC | eng |
dc.type | Dissertação | por |
dc.description.resumo | Atualmente Sistemas intra-Chip (System on-Chip - SoC) com um grande número de
núcleos vêm adotando Redes intra-Chip (Network on-Chip - NoC) como infraestrutura de comunicação
devido sua alta capacidade de escalabilidade. Nestes SoCs com dezenas de núcleos
a dificuldade de realizar a distribuição de um clock skew-free por toda a dimensão do chip é
elevada em tecnologias de fabricação atuais. Além disso, o consumo de energia dos transistores
não se manteve proporcional ao aumento da densidade de integração, decorrente de aperfeiçoamentos
na tecnologia de integração, e por consequência, hoje não é possível manter todos os
núcleos em funcionamento simultâneo e ainda manter-se dentro dos limites de consumo de energia,
a esse fenômeno foi dado o nome de Dark Silicon. Portanto, projetistas de hardware vêm
adotando um paradigma de desenvolvimento conhecido como globalmente assíncrono, localmente
síncrono (GALS). Cada núcleo possui seu próprio domínio de clock e para que ocorram
comunicações entre núcleos são necessárias sincronizações de forma a evitar metaestabilidade
dos dados. A NoC possui seu próprio domínio de clock, no qual as comunicações são estabelecidas
de forma síncrona. Com o intuito de reduzir o consumo de energia foi implementado
a técnica de realizar bypass sobre os buffers da NoC, desta forma, enquanto uma comunicação
ocorre os buffers podem ser desligados, pois não realizam armazenamentos temporários, foi
dado o nome de comunicação assíncrona para o protocolo que utiliza o bypass. A comunicação
assíncrona conecta diretamente o roteador transmissor até o receptor, desta forma os dados
inseridos na entrada do roteador pelo núcleo transmissor, são imediatamente transmitidos, na
velocidade de propagação da via, até o núcleo receptor, à essa característica damos o nome de
comunicação fim-a-fim. Os núcleos atendidos pela NoC possuem domínios de clock próprios,
o que faz com que seja necessário realizar sincronização entre os núcleos e a NoC. Uma técnica
amplamente utilizada é a de fila bissíncrona. Porém, o desempenho da comunicação assíncrona
combinado com a fila bissíncrona não foi satisfatório, criando um overhead de latência impeditivo.
Desta forma, optou-se por utiliza uma técnica de sincronização de borda, juntamente
com o desenvolvimento de uma fila circular assíncrona. Quando empregados juntos, é possível
alcançar reduções do consumo de energia (até 52%) sob um custo de latência (16% até 30%) e
área (21%) quando comparada a uma NoC referência. | por |
dc.contributor.advisor1 | Carara, Everton Alceu | |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/4818062789310854 | por |
dc.contributor.referee1 | Moraes, Fernando Gehm | |
dc.contributor.referee1Lattes | http://lattes.cnpq.br/2509301929350826 | por |
dc.contributor.referee2 | Rutzig, Mateus Beck | |
dc.contributor.referee2Lattes | http://lattes.cnpq.br/5220540043911446 | por |
dc.creator.Lattes | http://lattes.cnpq.br/4929154013381893 | por |
dc.publisher.country | Brasil | por |
dc.publisher.department | Ciência da Computação | por |
dc.publisher.initials | UFSM | por |
dc.publisher.program | Programa de Pós-Graduação em Ciência da Computação | por |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | por |
dc.publisher.unidade | Centro de Tecnologia | por |