dc.creator | Silveira, Rafael Silveira da | |
dc.date.accessioned | 2018-10-24T21:23:20Z | |
dc.date.available | 2018-10-24T21:23:20Z | |
dc.date.issued | 2017-09-11 | |
dc.identifier.uri | http://repositorio.ufsm.br/handle/1/14664 | |
dc.description.abstract | Functional electrical stimulation (FES) is a technique that has been used to restore
neurological functions. Successful examples of the use of FES include hearing and vision
recoveries in patients suffering from neurological disorders. However, one of the main concerns
with regard to neurostimulation is to ensure a safe operation, ie, to not cause any damage to
the tissue as a result of long-term electrical stimulation. The accumulation of charges in the
tissue can lead to corrosion of the electrode and the generation of toxic material that damages
the tissue. Aiming this safety, a methodology is proposed for the control of charge unbalance
through a feedback circuit and the alternation of electric pulses.
The current work objective is to propose the implementation of a Neurostimulator with
active charge balancing in 130 nm CMOS technology. An essential decision that needs to be
made in a Neurostimulator project is the choice of manufacturing technology. Considering the
choice of a low voltage 130nm technology, a voltage tolerant switch implementation methodology
is also proposed, which aims to share the same baseline of the digital circuits, reducing
costs and also the area of the circuit itself.
All results are demonstrated at the schematic simulation level, including the parameters
extracted from the layout and Monte Carlo analysis to validate the circuit. The project was
fabricated through the "MPW" (multi-program wafer) program of the IMEC, but the samples
were not received in time to allow inclusion of test results in this work. | eng |
dc.description.sponsorship | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES | por |
dc.language | por | por |
dc.publisher | Universidade Federal de Santa Maria | por |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 International | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.subject | Estimulação elétrica funcional | por |
dc.subject | Neuroestimulador | por |
dc.subject | Balanceamento de carga | por |
dc.subject | Functional electrical stimulation | eng |
dc.subject | Neurostimulation | eng |
dc.subject | Charge balancing | eng |
dc.title | Estimulador elétrico funcional com balanceamento ativo de cargas integrado em tecnologia CMOS de 130nm | por |
dc.title.alternative | Functional electrical stimulator with active balancing of integrated charges in 130nm CMOS technology | eng |
dc.type | Dissertação | por |
dc.description.resumo | A estimulação elétrica funcional (FES) é uma técnica que vem sendo usada para restaurar
funções neurológicas. Entre os exemplos bem sucedidos do uso de FES estão as recuperações
da audição e da visão em pacientes que sofreram doenças neurológicas. No entanto, uma
das principais preocupações em relação à neuroestimulação é garantir uma operação segura, ou
seja, não causar nenhum dano ao tecido em decorrência de uma estimulação elétrica de longo
prazo. O acúmulo de cargas no tecido pode provocar a corrosão do eletrodo e a geração de material
tóxico que danifica o tecido. Visando essa segurança, é proposta uma metodologia para o
controle de desbalanceamento de carga através de um circuito de realimentação e a alternância
dos pulsos elétricos.
O presente trabalho tem como objetivo propor a implementação de um Neuroestimulador
com balanceamento de carga ativo em tecnologia CMOS de 130nm. Uma decisão essencial
que precisa ser tomada em um projeto de um Neuroestimulador é a escolha da tecnologia de
fabricação. Levando em consideração a escolha de uma tecnologia de 130nm de baixa tensão, é
proposta também, uma metodologia de implementação de chaves tolerantes à tensão, que visa
compartilhar o mesmo "baseline" dos circuitos digitais, reduzindo custos e também a área do
circuito como um todo.
Todos resultados são demonstrados no nível de simulação de esquemático, com inclusão
dos parâmetros extraídos do layout e análise de Monte Carlo para validar o circuito. O Projeto
foi fabricado através do programa "MPW"(multi-program wafer) do IMEC, mas as amostras
não foram recebidas a tempo de permitir a inclusão dos resultados dos teste neste trabalho. | por |
dc.contributor.advisor1 | Rodrigues, Cesar Ramos | |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/1751666562438251 | por |
dc.contributor.referee1 | Aita, André Luiz | |
dc.contributor.referee1Lattes | http://lattes.cnpq.br/1940130702621909 | por |
dc.contributor.referee2 | Girardi, Alessandro Gonçalves | |
dc.contributor.referee2Lattes | http://lattes.cnpq.br/9078785342700446 | por |
dc.creator.Lattes | http://lattes.cnpq.br/7084232784013483 | por |
dc.publisher.country | Brasil | por |
dc.publisher.department | Ciência da Computação | por |
dc.publisher.initials | UFSM | por |
dc.publisher.program | Programa de Pós-Graduação em Ciência da Computação | por |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | por |
dc.publisher.unidade | Centro de Tecnologia | por |